## BEST AVAILABLE COPY

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-087659

(43) Date of publication of application: 30.03.1999

(51)Int.CI.

H01L 27/115 G11C 16/04 H01L 27/10

H01L 21/8247 H01L 29/788 H01L 29/792

(21)Application number: 09-241434

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

05.09.1997

(72)Inventor: OONAKAMICHI TAKAHIRO


AJIKA NATSUO

### (54) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE

### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a nonvolatile semiconductor storage device which can ensure margin for writing and reading operations, even at a low power supply voltage.

SOLUTION: The memory cell array of a nonvolatile semiconductor storage device 1000 is provided with a bipolar transistor BT1, in which a base is connected with a connecting point of the sources of memory cell transistors MC1a and MC1b. In the emitter of the bipolar transistor BT1, its potential level is controlled by a memory cell SL decoder 132. The collector of the bipolar transistor BT1 is kept at a grounding potential. During reading operation, the emitter potential is controlled so that the bipolar transistor BT1 is kept in a turning—on state, and a current in the channel of a memory cell transistor is amplified by the bipolar transistor BT1 so as to start the reading.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-87659

(43)公開日 平成11年(1999) 3月30日


(51) Int.Cl.*		識別記号		F I					
H01L	27/115			H0	1 L	27/10		434	
G11C	16/04							481	
H01L	27/10	481		G 1	1 C	17/00		621B	
	21/8247							6 2 2 Z	
	29/788			H0	1 L	29/78		371	
			審查請求	永龍未	<b>於</b>	≷項の数21	OL	(全 43 頁)	最終頁に続く
(21)出顯番号		<b>特願平</b> 9-241434		(71)出顧人 000008013 三菱電機株式会社					
(22)出顧日		平成9年(1997)9月5日						<del>女</del> 社 区丸の内二]	「日2乗3長
		1 W 0 + (1001) 0 11 0 11	(72)発明者 大中道 崇浩						
				\	) L ) .				「目2番3号 三
						菱電機	株式会	社内	
				(72)	発明	者 味香	夏夫		
						東京都	千代田	区丸の内二つ	「目2番3号 三
						菱電機	株式会	社内	
				(74)	代理	人 弁理士	深見	久郎 タ	(3名)

### (54) 【発明の名称】 不揮発性半導体記憶装置

#### (57)【要約】

【課題】 低電源電圧においても、書込動作および読出 動作のマージンを確保することが可能な不揮発性半導体 記憶装置を提供する。

【解決手段】 不揮発性半導体記憶装置1000のメモリセルアレイにおいては、2つのメモリセルトランジスタMC1aのソースとメモリセルトランジスタMC1bのソースの接続点にベースが接続するパイポーラトランジスタBT1が設けられる。パイポーラトランジスタBT1のエミッタは、メモリセルSLデコーダ132によりその電位レベルが制御される。パイポーラトランジスタBT1のコレクタは接地電位に保持される。読出動作においては、バイポーラトランジスタBT1がオン状態となるようにエミッタ電位が制御され、メモリセルトランジスタのチャネルを流れる電流がバイポーラトランジスタBT1により増幅されて読出される。



【特許請求の範囲】

【請求項1】 半導体基板上に形成される不揮発性半導 体記憶装置であって、

行列状に配置される複数のメモリセルを含むメモリセル アレイと、

前記メモリセルの列にそれぞれ対応して設けられる複数 のピット線と、

前記メモリセルの行にそれぞれ対応して設けられる複数 のワード線と、

前記メモリセルの行に対応して設けられる複数の第1の 10 セル選択線とを備え、

前記各メモリセルは、

メモリセルトランジスタを含み、

前記メモリセルトランジスタは、

前記半導体基板の第1導電型の主表面に形成された第2 導電型のソース領域および前記第2導電型のドレイン領 域と、

前記ソース領域と前記ドレイン領域とに挟まれたチャネ

蓄積電極と、

前記電荷蓄積電極の上方に絶縁膜を介在して形成された 制御電極とを有し、

前記ドレイン領域は、対応するビット線と結合し、

前記制御電極は、対応するワード線により電位が制御さ ħ,

前記不揮発性半導体記憶装置の読出動作において、外部 からのアドレス信号に応じて、対応するワード線を選択 し、選択されたビット線と選択された第1のセル選択線 との間に電位差を与えるメモリセル選択手段と、

対応するメモリセルトランジスタのソース領域と対応す る第1のセル選択線との間にそれぞれ設けられ、前記選 択されたメモリセルトランジスタの前記ソース領域と前 記ドレイン領域との間を流れる電流をベース電流として 増幅し、前記選択された第1のセル選択線を流れる電流 量を制御するように結合される、複数のバイポーラトラ ンジスタと、

前記選択された第1のセル選択線を流れる電流値に応じ て、前記選択されたメモリセル中に保持されたデータを 読み出すデータ読出手段とをさらに備える、不揮発性半 40 導体記憶装置。

【請求項2】 前記パイポーラトランジスタは、

前記対応するメモリセルトランジスタのソース領域によ り、前記半導体基板の主表面を除いて取り囲まれるよう に形成された第1導電型のエミッタ領域と、<

前記対応するメモリセルトランジスタのソース領域と領 域を共有する第2導電型のベース領域と、

前記対応するメモリセルトランジスタの形成される前記 半導体基板の第1導電型の主表面と領域を共有するコレ クタ領域とを含む、請求項1記載の不揮発性半導体装

置。

【請求項3】 各前記パイポーラトランジスタは、 対応する第1および第2のメモリセルトランジスタごと に設けられ、前記第1のセル選択線は、

対応する2つの前記メモリセルの行どとに設けられる、 請求項1記載の不揮発性半導体記憶装置。

【請求項4】 各前記バイポーラトランジスタのベース 領域は、

前記対応する第1のメモリセルトランジスタのソース領 域および前記対応する第2のメモリセルトランジスタの ソース領域の双方と領域を共有する、請求項3記載の不 揮発性半導体記憶装置。

【請求項5】 前記メモリセル選択手段は、

前記不揮発性半導体記憶装置の書込動作において、メモ リセルトランジスタの前記電荷蓄積電極に電子を注入 し、または電子を引抜く書込手段を含み、

前記書込手段は、

外部アドレス信号に応答して、前記選択されたワード線 を第1の電位とする行選択手段と、

前記チャネル領域上に酸化膜を介在して形成された電荷 20 外部アドレス信号に応答して、前記選択されたピット線 を第2の電位とする列選択手段と、

> 外部アドレス信号に応答して、前記選択された第1のセ ル選択線を第3の電位とするセル選択制御手段とを有す る、請求項4記載の不揮発性半導体記憶装置。

【請求項6】 前記行選択手段は、

前記外部アドレス信号に応じて選択された複数のワード 線電位を、外部から与えられた複数の書込データにそれ ぞれ応じて同時に前記第1の電位に設定し、前記外部ア ドレスに応じて選択された複数のメモリセルトランジス 30 タに並列にデータ書込を行ない、

前記選択された複数のメモリセルトランジスタに対応す る複数の第1のセル選択線を介して並列にデータの読み 出しを行い、前記書込データの確認動作を行なう書込制 御手段をさらに備える、請求項5記載の不揮発性半導体 記憶装置。

【請求項7】 前記行選択手段は、

**書込動作において、非選択状態のワード線には、前記第** 1の電位とは逆極性の第4の電位を印加する、請求項5 記載の不揮発性半導体記憶装置。

【請求項8】 前記メモリセルトランジスタは、

前記半導体基板の主表面に設けられる第1導電型のウェ ル内に形成され、

前記第1導電型のウェルは、複数のウェルブロックに分 割され、

前記各ウェルブロックに供給されるウェル電位を発生す るウェル電位駆動手段と、

前記各ウェルブロックあたり少なくとも2以上設けら れ、前記ウェル電位発生手段から出力される前記ウェル 電位を伝達する複数のウェル電位給電配線とをさらに備 50 える、請求項4記載の不揮発性半導体記憶装置。

2

【請求項9】 各前記バイポーラトランジスタは、 対応するメモリセルトランジスタごとに設けられ、 前記第1のセル選択線は、

対応する行ごとに設けられる、請求項1記載の不揮発性 半導体記憶装置。

【請求項10】 各前記パイポーラトランジスタのベー ス領域は、

前記対応するメモリセルトランジスタのソース領域と領 域を共有する、請求項9記載の不揮発性半導体記憶装

【請求項11】 前記メモリセル選択手段は、 前記不揮発性半導体記憶装置の書込動作において、メモ リセルトランジスタの前記電荷蓄積電極に電子を注入 し、または電子を引抜く書込手段を含み、 前記書込手段は、

外部アドレス信号に応答して、前記選択されたワード線 を第1の電位とする行選択手段と、

外部アドレス信号に応答して、前記選択されたビット線 を第2の電位とする列選択手段と、

外部アドレス信号に応答して、前記選択された第1のセ 20 ソース領域の双方と領域を共有し、 ル選択線を第3の電位とするセル選択制御手段とを有す る、請求項10記載の不揮発性半導体記憶装置。

【請求項12】 前配行選択手段は、

前記外部アドレス信号に応じて選択された複数のワード 線電位を、外部から与えられた複数の書込データにそれ ぞれ応じて同時に前記第1の電位に設定し、前記外部ア ドレスに応じて選択された複数のメモリセルトランジス タに並列にデータ書込を行ない、

前記選択された複数のメモリセルトランジスタに対応す 出しを行い、前記書込データの確認動作を行なう書込制 御手段をさらに備える、請求項11記載の不揮発性半導 体記憶装置。

【請求項13】 前記行選択手段は、

**書込動作において、非選択状態のワード線には、前記第** 1の電位とは逆極性の第4の電位を印加する、請求項1 1 記載の不揮発性半導体記憶装置。

【請求項14】前記メモリセルトランジスタは、

前記半導体基板の主表面に設けられる第1導電型のウェ ル内に形成され、

前記第1導電型のウェルは、複数のウェルブロックに分

前記各ウェルブロックに供給されるウェル電位を発生す るウェル電位駆動手段と、

前記各ウェルブロックあたり少なくとも2以上設けら れ、前記ウェル電位発生手段から出力される前記ウェル 電位を伝達する複数のウェル電位給電配線とをさらに備 える、請求項10記載の不揮発性半導体記憶装置。

【請求項15】 前記メモリセルの行ごとにそれぞれ設 けられる複数の第2のセル選択線とをさらに備え、

前記各メモリセルは、

前記メモリセルトランジスタを介して前記ピット線と前 記バイポーラトランジスタのベース領域との間を流れる 電流の導通経路を選択的に開閉するセル選択トランジス タをさらに含み、

各前記バイポーラトランジスタは、

対応する第1および第2のメモリセルトランジスタごと に設けられ、

前記第1のセル選択線は、

10 対応する2つの前記メモリセルの行ごとに設けられ、 前記メモリセル選択手段は、読出動作において、選択さ れたメモリセルに対応する前記第2のセル選択線を活性 化し、前記選択されたメモリセルの前記セル選択トラン ジスタを導通状態とする、請求項1記載の不揮発性半導 体記憶装置。

【請求項16】 各前記バイポーラトランジスタのベー ス領域は、

前記対応する第1のメモリセルトランジスタのソース領 域および前記対応する第2のメモリセルトランジスタの

前記セル選択トランジスタは、対応するメモリセルトラ ンジスタのドレインと前記対応するビット線との間に設 けられる、請求項15記載の不揮発性半導体記憶装置。

【請求項17】 各前記パイポーラトランジスタのベー ス領域は、

前記対応する第1のセル選択トランジスタのソース領域 および前記対応する第2のセル選択トランジスタのソー ス領域の双方と領域を共有し、

前記メモリセルトランジスタは、対応するセル選択トラ る複数の第1のセル選択線を介して並列にデータの読み 30 ンジスタのドレインと前記対応するビット線との間に設 けられる請求項15記載の不揮発性半導体記憶装置。

【請求項18】 前記メモリセル選択手段は、

前記不揮発性半導体記憶装置の書込動作において、メモ リセルトランジスタの前記電荷蓄積電極に電子を注入 し、または電子を引抜く書込手段を含み、

前記書込手段は、

外部アドレス信号に応答して、前記選択されたワード線 を第1の電位とする行選択手段と、

外部アドレス信号に応答して、前記選択されたピット線 を第2の電位とする列選択手段と、 40

外部アドレス信号に応答して、前記選択された第1のセ ル選択線を第3の電位とし、前記選択されたメモリセル に対応する前記第2のセル選択線を活性化するセル選択 制御手段とを有する、請求項16記載の不揮発性半導体 記憶装置。

【請求項19】 前記行選択手段は、

前記外部アドレス信号に応じて選択された複数のワード 線電位を、外部から与えられた複数の書込データにそれ ぞれ応じて同時に前記第1の電位に設定し、前記外部ア 50 ドレスに応じて選択された複数のメモリセルトランジス

タに並列にデータ書込を行ない、

前記選択された複数のメモリセルトランジスタに対応す る複数の第1のセル選択線を介して並列にデータの読み 出しを行い、前記書込データの確認動作を行なう書込制 御手段をさらに備える、請求項18記載の不揮発性半導 体記憶装置。

【請求項20】 前配行選択手段は、

書込動作において、非選択状態のワード線には、前記第 1の電位とは逆極性の第4の電位を印加する、請求項1 6記載の不揮発性半導体記憶装置。

【請求項21】 前記メモリセルトランジスタは、 前記半導体基板の主表面に設けられる第1導電型のウェ ル内に形成され、

前記第1導電型のウェルは、複数のウェルブロックに分 割され、

前記各ウェルブロックに供給されるウェル電位を発生す るウェル電位駆動手段と、

前記各ウェルブロックあたり少なくとも2以上設けら れ、前記ウェル電位発生手段から出力される前記ウェル 電位を伝達する複数のウェル電位給電配線とをさらに備 20 える、請求項16記載の不揮発性半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、不揮発性半導体記 憶装置に関し、より特定的には、低電源電圧において、 メモリセルにデータの書込および消去を行ない、かつメ モリセルからのデータの読出を行なう不揮発性半導体記 憶装置に関する。

[0002]

【従来の技術】近年、不揮発性半導体記憶装置の1種で 30 あるフラッシュメモリは、ダイナミックランダムアクセ スメモリ(DRAM)より安価に製造できるため、次世 代を担うメモリデバイスとして期待されている。

【0003】図67は、従来のNOR型フラッシュメモ リのメモリセルアレイ5000の構成を示す回路図であ る。メモリセルアレイ5000は、複数のワード線₩ L、および複数のピット線BLが配列される。図67に おいては、ワード線WL1、WL2、WL3、…、およ びピット線BL1、BL2、BL3を代表的に示す。ワ ード線WLとビット線BLとの各交点には、メモリセル 40 QCが設けられる。メモリセルQCは、フローティング ゲート型MOSトランジスタで構成される。

【0004】ととで、メモリセルを構成するメモリセル トランジスタの構造について説明する。

【0005】図68は、不揮発性半導体記憶装置のメモ リセルトランジスタの構造を説明するための断面模式図 である。図68に示すように、メモリセルトランジスタ は、p型半導体基板1の主表面上に形成されたn型ソー ス領域2 および n型ドレイン領域3 と、このソース領域 2とドレイン領域3とに挟まれたチャネル領域の上方に 50 しきい値Vthが低い状態を消去状態と称す。

トンネル酸化膜4を介在して形成されたフローティング ゲート電極5と、このフローティングゲート電極5の上 方に絶縁膜6を介在して形成されたコントロールゲート 電極7とを有している。各メモリセルトランジスタのソ ース領域2およびドレイン領域3は、フローティングゲ ート電極5およびコントロールゲート電極7の側壁に形 成されたサイドウォール絶縁膜9をマスクとして、イオ ン注入により形成される。

【0006】図67および図68を参照して、各メモリ 10 セルにおいて、ソース領域2には、ソース線SLが接続 されている。ドレイン領域3には、ビット線BLが接続 されている。コントロールゲート電極7にはワード線W しが接続されている。

【0007】ソースドレイン間の導電度(チャネルコン ダクタンス)は、コントロールゲート電極7に印加され る電位に応じて変化する。コントロールゲート電極7の 電位を増加させることにより、ソースドレイン間に電流 が流れ始めるコントロールゲート電極7の電位をしきい 値と呼ぶ。しきい値は、フローティングゲート電極5に 電子が蓄積されるにつれて増加する。

【0008】メモリセルトランジスタは、フローティン グゲート電極5の帯電状態を変化させることにより、情 報を記憶する。なお、フローティングゲート電極5は、 外部から絶縁膜により電気的に遮断されているので、情 報が不揮発的に記憶される構成となっている。

【0009】次に、NOR型フラッシュメモリの読出動 作、書込動作、および消去動作について簡単に説明す る。

【0010】書込動作においては、チャネルホットエレ クトロン注入により、フローティングゲート電極に電子 を注入する。これにより、メモリセルトランジスタのし きい値Vthが低いしきい値側から高いしきい値側へ変 化する。

【0011】消去動作においては、ソースまたはドレイ ンのゲートエッジにおけるFN(ファウラーノルドハイ ム)トンネル現象により、フローティングゲート電極か ら電子を引抜く。これにより、しきい値V t hが、高い しきい値側から低いしきい値側へと変化する。

【0012】読出動作においては、選択したビット線B Lに1V程度の電圧を印加し、選択したワード線WLに 外部電源電圧ⅤCCを与え、選択したワード線WLと、 選択したビット線BLとの交点に位置するメモリセルト ランジスタのソースドレイン間に電流が流れるか否かに よって情報を読出す。

【0013】図69~図70は、NOR型フラッシュメ モリのしきい値電圧分布を示す図である。図69に示す ように、NOR型フラッシュメモリにおいては、外部電 源電圧VCC (5 V) よりもしきい値Vthが高い状態 を書込状態と称し、外部電源電圧VCC(5V)よりも

【0014】NOR型フラッシュメモリにおいては、1 ビットごとに書込を行ない、全ビット一括または所定の ブロックごとに含まれるビット一括で同時に消去を行な う。したがって、消去状態のしきい値分布は、書込状態 のしきい値電圧分布よりも広がっている。

【0015】ところで、図70に示すように、現行の 3. 3ボルトの外部電源電圧VCCを使用すると、しき い値電圧Vthが1. 5ボルト以下になる、いわゆる過 消去セルが発生する。

【0016】図71は、フラッシュメモリにおける過消 10 去セルの問題を説明するための回路図である。図71に 示すように、ビット線BLに接続されるメモリセルQC 1のデータを読出す場合であって、同一のピット線BL に接続されるメモリセルQC2、QC3、QC4、…が 過消去セルであったとする。メモリセルQC1のデータ を読出すため、ビット線BLに1V程度の電圧を印加す る。さらにメモリセルQC1に接続されるワード線WL 1 に外部電源電圧VCCを印加する。

【0017】 Cの場合、メモリセルQC2、QC3、Q C4、…のそれぞれに接続されているワード線WL2、 WL3、WL4、…の電位は、0Vであるにも関わら ず、各過消去セルを介してピット線BLにリーク電流i 0が流れる。この結果、選択状態のメモリセルQC1が 書込状態であるため、本来メモリセルQC1を介して電 流が流れないにも関わらず、外部からは消去状態と判断 されてしまう。したがって、このような過消去セルの存 在は、フラッシュメモリの動作上の致命的な欠陥とな る。

【0018】次に、ビット線をセクタごとに分割したD INOR (Divided Bit line NOR)型フラッシュメモリ について説明する。

【0019】DINOR型フラッシュメモリの内容につ いては、「不揮発性半導体記憶装置(特願平8-116 297)」に開示されている。以下その内容について簡 単に説明する。

【0020】図72は、従来のDINOR型フラッシュ メモリのメモリアレイ6000の構成を示す回路図であ る。

【0021】図72に示すように、メモリセルアレイ6 よびBLK1を含む。図72では、1つのメモリセルア レイブロックBLK OまたはBLK 1 に対して、各々4 つのメモリセルトランジスタMCを代表的に示す。メモ リセルアレイブロックBLKOは、副ピット線SBL1 に各々ドレインが接続するメモリセルトランジスタMC 1aおよびMClbと、副ピット線SBL2に各々ドレ インが接続するメモリセルトランジスタMC2aおよび MC2bと、主ビット線BL1と副ビット線SBL1と の接続を開閉する選択ゲートSG1と、主ビット線BL 2と副ピット線SBL2との接続を開閉する選択ゲート 50 【0032】

SG2とを含む。

【0022】メモリセルトランジスタMC1aおよびM C2aのコントロールゲート電極は、ともにワード線W L1に接続し、メモリセルトランジスタMC1bおよび MC2bのコントロールゲート電極はワード線WL2に 接続している。

8

【0023】メモリセルアレイブロックBLK1も、同 様に、副ピット線SBL3と各々ドレインが接続するメ モリセルトランジスタMC3aおよびMC3bと、副ビ ット線SBL4と各々ドレインが接続するメモリセルト ランジスタMC4aおよびMC4bとを含む。

【0024】メモリセルアレイブロックBLK1は、さ らに、主ビット線BL1と副ビット線SBL3との接続 を開閉する選択ゲートSG3と、主ビット線BL2と副 ピット線SBL4との接続を開閉する選択ゲートSG4 とを含む。

【0025】メモリセルトランジスタMC3aとMC4 aのコントロールゲート電極はワード線WL3に接続 し、メモリセルトランジスタMC3bとMC4bのコン 20 トロールゲート電極は、ワード線WL4に接続してい る。

【0026】DINOR型フラッシュメモリにおいて は、メモリセルへの書込、消去、および読出動作は、対 応する選択ゲートSGを開閉することにより対応するメ モリセルアレイブロックを選択した後に行なわれる。な お、メモリセルMCは、フローティングゲート型MOS トランジスタで構成される。

【0027】次に、DINOR型フラッシュメモリの、 消去動作、書込動作について説明する。

【0028】図73は、外部電源電圧VCCが3.3V 30 の場合のDINOR型フラッシュメモリのメモリセルの しきい値電圧分布を示す図である。

【0029】消去動作においては、チャネル全面におけ るFNトンネル現象により、フローティングゲート電極 の電子を一括して注入する。これにより、しきい値電圧 Vthが、低いしきい値電圧側から、高いしきい値電圧 側へと変化する。

【0030】曹込動作においては、ドレインのゲートエ ッジにおけるFNトンネル現象により電子を引抜く。す 000は、2つのメモリセルアレイブロックBLKOも 40 なわち、DINOR型フラッシュメモリにおいては、低 しきい値分布側を、書込状態、高しきい値分布側を、消 去状態とする。

> 【0031】さらに、DINOR型フラッシュメモリに おいては、1ビットごとに、パルス的な電圧を印加して 電子を引抜き、さらにしきい値の検証を行なう動作(べ リファイ動作)を繰返し行なうことにより、低しきい値 側の分布を狭帯化している。この結果、低しきい値側分 布の最下限が、1.5 V以上になり、3.3 Vの外部電 源電圧VCCを用いた動作を実現している。

【発明が解決しようとする課題】ところで、不揮発性半 導体記憶装置においては、さらに低電圧動作、低消費電 力動作、および高速読出動作が要求される傾向にある。 【0033】図74は、外部電源電圧VCCが1.8V の場合のDINOR型フラッシュメモリのメモリセルの しきい値分布を示す図である。

【0034】図74に示すように、外部電源電圧VCC が現行の3.3 V以下(たとえば1.8ボルト)になる と、低しきい値側の最下限が1.5 V以下になり、いわ ゆる過書込セルが発生する。との結果、DINOR型フ ラッシュメモリの上記技術を持ったとしても、外部電源 電圧VCCをそのまま用いた読出動作を実現することは 困難になると考えられる。

【0035】この問題を解決するために、低電圧化した 外部電源電圧VCCを、読出動作時に現行の電圧レベル (3.3V)程度にまで昇圧し、この昇圧した電圧をワ ード線に印加する手段が考えられる。

【0036】しかし、この手段を適用すると、昇圧に要 する時間で読出動作が遅くなる。また昇圧動作で消費電 が増え、1.8 Vへの低電圧化による消費電力低減の効 果が減少するという問題がある。

【0037】そこで、本発明は、係る問題を解決するた めになされたものであり、低電圧動作においても、過消 去または過售込による誤動作を回避することが可能な不 揮発性半導体記憶装置を提供することである。

【0038】また、本発明の他の目的は、低電圧電源を 用いた場合であっても、高速読出動作が可能な不揮発性 半導体記憶装置を提供することである。

が可能で、かつ低コストで製造可能な不揮発性半導体記 憶装置を提供することである。

[0040]

【課題を解決するための手段】請求項1記載の不揮発性 半導体記憶装置は、半導体基板上に形成される不揮発性 半導体記憶装置であって、行列状に配置される複数のメ モリセルを含むメモリセルアレイと、メモリセルの列に それぞれ対応して設けられる複数のビット線と、メモリ セルの行にそれぞれ対応して設けられる複数のワード線 と、メモリセルの行に対応して設けられる複数の第1の セル選択線とを備え、各メモリセルは、メモリセルトラ ンジスタを含み、メモリセルトランジスタは、半導体基 板の第1導電型の主表面に形成された第2導電型のソー ス領域および第2導電型のドレイン領域と、ソース領域 とドレイン領域とに挟まれたチャネル領域と、チャネル 領域上に酸化膜を介在して形成された電荷蓄積電極と、 電荷蓄積電極の上方に絶縁膜を介在して形成された制御 電極とを有し、ドレイン領域は、対応するビット線と結 合し、制御電極は、対応するワード線により電位が制御

部からのアドレス信号に応じて、対応するワード線を選 択し、選択されたビット線と選択された第1のセル選択 線との間に電位差を与えるメモリセル選択手段と、対応 するメモリセルトランジスタのソース領域と対応する第 1のセル選択線との間にそれぞれ設けられ、選択された メモリセルトランジスタのソース領域とドレイン領域と の間を流れる電流をベース電流として増幅し、選択され た第1のセル選択線を流れる電流量を制御するように結 合される、複数のパイポーラトランジスタと、選択され 10 た第1のセル選択線を流れる電流値に応じて、選択され たメモリセル中に保持されたデータを読み出すデータ読 出手段とをさらに備える。

【0041】請求項2記載の不揮発性半導体記憶装置 は、請求項1記載の不揮発性半導体記憶装置の構成にお いて、バイポーラトランジスタは、対応するメモリセル トランジスタのソース領域により、半導体基板の主表面 を除いて取り囲まれるように形成された第1 導電型のエ ミッタ領域と、対応するメモリセルトランジスタのソー ス領域と領域を共有する第2導電型のベース領域と、対 力が増大してしまう。さらに、3.3Vで動作する回路 20 応するメモリセルトランジスタの形成される半導体基板 の第1導電型の主表面と領域を共有するコレクタ領域と を含む。

> 【0042】請求項3記載の不揮発性半導体記憶装置 は、請求項1記載の不揮発性半導体記憶装置の構成にお いて、各バイポーラトランジスタは、対応する第1およ び第2のメモリセルトランジスタごとに設けられ、第1 のセル選択線は、対応する2つのメモリセルの行ごとに 設けられる。

【0043】請求項4記載の不揮発性半導体記憶装置 【0039】さらに、本発明の他の目的は、低電圧動作 30 は、請求項3記載の不揮発性半導体記憶装置の構成にお いて、各バイポーラトランジスタのベース領域は、対応 する第1のメモリセルトランジスタのソース領域および 対応する第2のメモリセルトランジスタのソース領域の 双方と領域を共有する。

> 【0044】請求項5記載の不揮発性半導体記憶装置 は、請求項4記載の不揮発性半導体記憶装置の構成にお いて、メモリセル選択手段は、不揮発性半導体記憶装置 の書込動作において、メモリセルトランジスタの電荷蓄 積電極に電子を注入し、または電子を引抜く書込手段を 含み、書込手段は、外部アドレス信号に応答して、選択 されたワード線を第1の電位とする行選択手段と、外部 アドレス信号に応答して、選択されたピット線を第2の 電位とする列選択手段と、外部アドレス信号に応答し て、選択された第1のセル選択線を第3の電位とするセ ル選択制御手段とを有する。

【0045】請求項6記載の不揮発性半導体記憶装置 は、請求項5記載の不揮発性半導体記憶装置の構成にお いて、行選択手段は、外部アドレス信号に応じて選択さ れた複数のワード線電位を、外部から与えられた複数の され、不揮発性半導体記憶装置の読出動作において、外 50 書込データにそれぞれ応じて同時に第1の電位に設定

セル選択線を介して並列にデータの読み出しを行い、書 込データの確認動作を行なう書込制御手段をさらに備え

し、外部アドレスに応じて選択された複数のメモリセル トランジスタに並列にデータ書込を行ない、選択された 複数のメモリセルトランジスタに対応する複数の第1の セル選択線を介して並列にデータの読み出しを行い、書 込データの確認動作を行なう書込制御手段をさらに備え

【0052】請求項13記載の不揮発性半導体記憶装置 は、請求項11記載の不揮発性半導体記憶装置の構成に おいて、行選択手段は、曹込動作において、非選択状態 のワード線には、第1の電位とは逆極性の第4の電位を 印加する。

【0046】請求項7記載の不揮発性半導体記憶装置 は、請求項5記載の不揮発性半導体記憶装置の構成にお いて、行選択手段は、書込動作において、非選択状態の ワード線には、第1の電位とは逆極性の第4の電位を印 10

【0053】請求項14記載の不揮発性半導体記憶装置 は、請求項10記載の不揮発性半導体記憶装置の構成に おいて、メモリセルトランジスタは、半導体基板の主表 面に設けられる第1導電型のウェル内に形成され、第1 導電型のウェルは、複数のウェルブロックに分割され、 各ウェルブロックに供給されるウェル電位を発生するウ ェル電位駆動手段と、各ウェルブロックあたり少なくと も2以上設けられ、ウェル電位発生手段から出力される ウェル電位を伝達する複数のウェル電位給電配線とをさ らに備える。

【0047】請求項8記載の不揮発性半導体記憶装置 は、請求項4記載の不揮発性半導体記憶装置の構成にお いて、メモリセルトランジスタは、半導体基板の主表面 に設けられる第1導電型のウェル内に形成され、第1導 電型のウェルは、複数のウェルブロックに分割され、各 ウェルブロックに供給されるウェル電位を発生するウェ ル電位駆動手段と、各ウェルブロックあたり少なくとも 2以上設けられ、ウェル電位発生手段から出力されるウ に備える。

【0054】請求項15記載の不揮発性半導体記憶装置 ェル電位を伝達する複数のウェル電位給電配線とをさら 20 は、請求項1記載の不揮発性半導体記憶装置の構成に加 えて、メモリセルの行どとにそれぞれ設けられる複数の 第2のセル選択線とをさらに備え、各メモリセルは、メ モリセルトランジスタを介してビット線とバイポーラト ランジスタのベース領域との間を流れる電流の導通経路 を選択的に開閉するセル選択トランジスタをさらに含 み、各バイポーラトランジスタは、対応する第1および 第2のメモリセルトランジスタごとに設けられ、第1の セル選択線は、対応する2つのメモリセルの行どとに設 けられ、メモリセル選択手段は、読出動作において、選 するメモリセルトランジスタのソース領域と領域を共有 30 択されたメモリセルに対応する第2のセル選択線を活性 化し、選択されたメモリセルのセル選択トランジスタを 導通状態とする。

【0048】請求項9記載の不揮発性半導体記憶装置 は、請求項1記載の不揮発性半導体記憶装置の構成にお いて、各パイポーラトランジスタは、対応するメモリセ ルトランジスタどとに設けられ、第1のセル選択線は、 対応する行どとに設けられる。

> 【0055】請求項16記載の不揮発性半導体記憶装置 は、請求項15記載の不揮発性半導体記憶装置の構成に おいて、各バイポーラトランジスタのベース領域は、対 応する第1のメモリセルトランジスタのソース領域およ び対応する第2のメモリセルトランジスタのソース領域 の双方と領域を共有し、セル選択トランジスタは、対応 するメモリセルトランジスタのドレインと対応するビッ ト線との間に設けられる。

【0049】請求項10記載の不揮発性半導体記憶装置 は、請求項9記載の不揮発性半導体記憶装置の構成にお いて、各バイポーラトランジスタのベース領域は、対応 する。

> 【0056】請求項17記載の不揮発性半導体記憶装置 は、請求項15記載の不揮発性半導体記憶装置の構成に おいて、各バイポーラトランジスタのベース領域は、対 応する第1のセル選択トランジスタのソース領域および 対応する第2のセル選択トランジスタのソース領域の双 方と領域を共有し、メモリセルトランジスタは、対応す るセル選択トランジスタのドレインと対応するビット線 との間に設けられる。

【0050】請求項11記載の不揮発性半導体記憶装置 は、請求項10記載の不揮発性半導体記憶装置の構成に おいて、メモリセル選択手段は、不揮発性半導体記憶装 置の書込動作において、メモリセルトランジスタの電荷 蓄積電極に電子を注入し、または電子を引抜く書込手段 を含み、書込手段は、外部アドレス信号に応答して、選 択されたワード線を第1の電位とする行選択手段と、外 部アドレス信号に応答して、選択されたビット線を第2 の電位とする列選択手段と、外部アドレス信号に広答し て、選択された第1のセル選択線を第3の電位とするセ ル選択制御手段とを有する。

【0057】請求項18記載の不揮発性半導体記憶装置

【0051】請求項12記載の不揮発性半導体記憶装置 は、請求項11記載の不揮発性半導体記憶装置の構成に おいて、行選択手段は、外部アドレス信号に応じて選択 された複数のワード線電位を、外部から与えられた複数 の書込データにそれぞれ応じて同時に第1の電位に設定 し、外部アドレスに応じて選択された複数のメモリセル トランジスタに並列にデータ書込を行ない、選択された 複数のメモリセルトランジスタに対応する複数の第1の 50 は、請求項16記載の不揮発性半導体記憶装置の構成に

を含む。

04の2行どとに設けられるセル選択線を選択するメモ リセルSLデコーダ132と、アドレスパッファ102 からの内部列アドレス信号Ayを受けて、メモリセルア レイ104の対応する列を選択するYデコーダ108と

14

おいて、メモリセル選択手段は、不揮発性半導体記憶装 置の書込動作において、メモリセルトランジスタの電荷 蓄積電極に電子を注入し、または電子を引抜く書込手段 を含み、書込手段は、外部アドレス信号に応答して、選 択されたワード線を第1の電位とする行選択手段と、外 部アドレス信号に応答して、選択されたピット線を第2 の電位とする列選択手段と、外部アドレス信号に応答し て、選択された第1のセル選択線を第3の電位とし、選 択されたメモリセルに対応する第2のセル選択線を活性 化するセル選択制御手段とを有する。

【0063】ととで、図1に示した不揮発性半導体記憶 装置1000においては、説明の簡単のために、メモリ セルアレイ104は、4行×2列のメモリセルを有する ものとする。実際には、不揮発性半導体記憶装置100 10 0は、より多くのメモリセルをそのメモリセルアレイ1 04中に含む。

【0058】請求項19記載の不揮発性半導体記憶装置 は、請求項18記載の不揮発性半導体記憶装置の構成に おいて、行選択手段は、外部アドレス信号に応じて選択 された複数のワード線電位を、外部から与えられた複数 の書込データにそれぞれ応じて同時に第1の電位に設定 し、外部アドレスに応じて選択された複数のメモリセル トランジスタに並列にデータ書込を行ない、選択された 複数のメモリセルトランジスタに対応する複数の第1の セル選択線を介して並列にデータの読み出しを行い、書 込データの確認動作を行なう書込制御手段をさらに備え 20 る。

【0064】メモリセルアレイ104は、ワード線WL 1により選択されるメモリセルトランジスタMT1aお よびMT2aと、ワード線WL2により選択されるメモ リセルトランジスタMT1bおよびMT2bと、ワード 線WL3により選択されるメモリセルトランジスタMT 3aおよびMT4aと、ワード線WL4により選択され るメモリセルトランジスタMT3bおよびMT4bとを 含む。

【0059】請求項20記載の不揮発性半導体記憶装置 は、請求項16記載の不揮発性半導体記憶装置の構成に おいて、行選択手段は、曹込動作において、非選択状態 のワード線には、第1の電位とは逆極性の第4の電位を 印加する。

【0065】メモリセルトランジスタMT1a~MT4 bの各々は、不揮発性半導体記憶装置1000が形成さ れる半導体基板の主表面上に形成されたソース領域およ びドレイン領域と、上記ソース領域とドレイン領域とに 挟まれたチャネル領域と、上記チャネル領域上にトンネ ル酸化膜を介在させて形成されたフローティングゲート と、フローティングゲートの上方に、絶縁膜を介在して 形成された制御ゲートとを有する、いわゆるフローティ ングゲートトランジスタである。

【0060】請求項21記載の不揮発性半導体記憶装置 は、請求項16記載の不揮発性半導体記憶装置の構成に おいて、メモリセルトランジスタは、半導体基板の主表 導電型のウェルは、複数のウェルブロックに分割され、 各ウェルブロックに供給されるウェル電位を発生するウ ェル電位駆動手段と、各ウェルブロックあたり少なくと も2以上設けられ、ウェル電位発生手段から出力される ウェル電位を伝達する複数のウェル電位給電配線とをさ らに備える。

【0066】すなわち、メモリセルトランジスタMT1 面に設けられる第1導電型のウェル内に形成され、第1 30 a~MT4bの各々の制御ゲートは、対応するワード線 に接続されている。

[0061]

【0067】実施の形態1では、メモリセルトランジス タMTla~MT4bを含むメモリセルをそれぞれメモ リセルMCla~MC4bと呼ぶことにする。

【発明の実施の形態】

【0068】メモリセルトランジスタMT1a, MT1 b、MT3aおよびMT3bのドレインは、それぞれビ ット線BL1に接続され、メモリセルトランジスタMT 2a, MT2b, MT4aおよびMT4bのドレイン は、それぞれビット線BL2と接続されている。

[実施の形態1]図1は、本発明の実施の形態1の不揮 発性半導体記憶装置1000の構成を示す概略ブロック 40 図である。 【0062】図1を参照して、不揮発性半導体記憶装置

【0069】メモリセルアレイ104においては、メモ リセルトランジスタMTlaのソースと、MTlbのソ ースとが互いに接続され、この両者の接続点と、ベース が接続し、エミッタが対応するセル選択線SL1と接続 し、コレクタに接地電位を受けるバイポーラトランジス タBT1が設けられる。

1000は、外部からのアドレス信号A0~Aiを受け て、対応する内部行アドレス信号Axと、対応する内部 列アドレス信号Ayとを出力するアドレスバッファ10 2と、メモリセルが行列状に配置されるメモリセルアレ イ104と、アドレスバッファ102からの内部行アド レス信号Axを受けて、対応するメモリセルアレイ10 4の行 (ワード線) を選択するWLデコーダ106と、 内部行アドレス信号Axを受けて、メモリセルアレイ1 50 スの接続点に対応して、バイポーラトランジスタBT3

【0070】同様にして、メモリセルトランジスタMT 2aのソースと、MT2bのソースとの接続点に対応し て、バイポーラトランジスタBT2が設けられ、メモリ セルトランジスタMT3aのソースと、MT3bのソー

が設けられ、メモリセルトランジスタMT4aのソース と、MT4bのソースの接続点に対応して、パイポーラ トランジスタBT4が設けられている。

【0071】パイポーラトランジスタBT2のエミッタ は、セル選択線SL1と接続し、バイポーラトランジス タBT3およびBT4のエミッタは、セル選択線SL2 と接続している。

【0072】バイポーラトランジスタBT2~BT4の コレクタも、バイポーラトランジスタBT1と同様に、 接地電位を受ける。

【0073】したがって、バイポーラトランジスタBT 1~BT4は、対応するメモリセルトランジスタの2つ どとに、1つずつ設けられる構成となっている。

【0074】WLデコーダ106は、アドレスバッファ 102が与えられる内部行アドレス信号Axに応じて、 対応するワード線WL1~WL4のいずれかを選択す る。

【0075】また、メモリセルSLデコーダ132は、 内部行アドレス信号Axに応じて、対応するセル選択線 SL1またはSL2のいずれかを選択する。

【0076】不揮発性半導体記憶装置1000は、さら に、外部電源電圧Vccを受けて、メモリセルへのデー タの書込あるいは消去動作に必要な高電圧を発生する高 電圧発生回路110と、外部電源電圧Vccを受けて、 メモリセルアレイの書込動作、消去動作あるいは読出動 作において必要な負電圧を発生する負電圧発生回路11 2と、高電圧発生回路110の出力または外部電源電圧 Vccを受けて、メモリセルトランジスタの形成する半 導体基板表面のウェル電位を制御するウェル電位駆動回 路120とを含む。

【0077】WLデコーダ106は、高電圧発生回路1 10および負電圧発生回路112の出力を受けて、消去 動作においては、選択されたワード線に所定の負電圧 を、書込動作においては、選択されたワード線に高電圧 を供給する。

【0078】メモリセルSLデコーダ132は、高電圧 発生回路110の出力および接地電位を受けて、書込動 作において、選択されたセル選択線SLに対して、所定 の高電位または接地電位を供給する。

【0079】また、メモリセルSLデコーダ132は、 後に接続するように、メモリセルのデータの消去動作に おいては、高電圧発生回路110からの出力を受けて、 選択されたセル選択線に対して高電圧を印加する場合も ある。不揮発性半導体記憶装置1000は、さらに、メ モリセルへの書込動作および消去動作を制御する書込/ 消去制御回路122と、外部からのデータを受けて内部 回路に、あるいはメモリセルから読出されたデータを受 けて外部に出力するデータ入出力パッファ124と、デ ータ入出力バッファ124に入力された書込データを受 けて、対応するワード線電位を駆動するデータドライバ 50 除いて、同様の構成を有する。

126と、データ読出時において、セル選択線SL1ま たはSL2を介して、選択されたメモリセルの記憶情報 に応じて、対応する読出データを出力するセンスアンプ 128とを含む。

【0080】 データドライバ126は、 WL デコーダ1 06に対して、各メモリセルトランジスタに售込むべき データに応じた所定の電位レベルを出力させる。

【0081】ビット線BL1およびBL2は、それぞれ 列選択ゲートSLG 1 およびSLG2を介して、負電圧 10 発生回路112からの出力を受け、選択ゲートSLG1 およびSLG2のゲート電位は、Yデコーダ108によ り制御される。

【0082】したがって、アドレスバッファ102から の内部列アドレス信号Ayに応じて、選択されたビット 線には負電圧発生回路112からの所定の負電圧が印加 される。

【0083】なお、図1および以下の説明では、メモリ セルトランジスタは、Pチャネル型トランジスタである ものとするが、以下の説明で明らかとなるように、本願 20 にかかる発明はこのような場合に限定されることなく、 印加電圧の極性の変更等により、メモリセルトランジス タがNチャネル型トランジスタである場合にも適用する ことが可能である。

【0084】図2は、図1に示したメモリセルトランジ スタの断面構造を示す概略プロック図である。

【0085】図2においては、図1に示したメモリセル トランジスタのうち、ビット線BL1に接続するメモリ セルトランジスタMClaおよびMClbと、バイポー ラトランジスタBT1の断面構造を示している。

【0086】図2においては、メモリセルトランジスタ 30 MClaが非選択状態であり、メモリセルトランジスタ MClbが選択状態であるものとする。

【0087】メモリセルトランジスタMClaは、半導 体基板の主表面のN型ウェル内に形成され、高濃度のP 型不純物がドーピングされたドレイン領域150と、ド レイン領域150に比べて、より低濃度なP型不純物が ドーピングされたソース領域154と、ドレイン領域1 50とソース領域154との間に挟まれたチャネル領域 152と、チャネル領域152上に、トンネル酸化膜

(たとえば、10mmの厚さのSiO、膜)を介在させ て形成されたフローティングゲート156と、フローテ ィングゲート上に、絶縁膜(たとえば、シリコン酸化膜 **/シリコン窒化膜/シリコン酸化膜の積層膜(以下、O** NO膜と呼ぶ))を介在させて形成されたコントロール ゲート158とを含む。

【0088】メモリセルトランジスタMC1bについて も、ソース領域が、メモリセルトランジスタMClaと 共通の領域を共有し、メモリセルトランジスタMCla とソース領域について鏡像対称の配置となっている点を

【0089】ソース領域154の表面側に、とのソース 領域154に半導体基板の主表面を除いて完全に取囲ま れるように、高濃度のN型不純物がドープされたエミッ タ領域160が形成されている。

【0090】ドレイン領域150には、ピット線BL1 が接続し、エミッタ領域162は、セル選択線SL1が 接続している。

【0091】メモリセルトランジスタMC1aおよびM Clbのソース領域154は、バイポーラトランジスタ のベース領域としても機能する。

【0092】すなわち、N型領域160をエミッタと し、P型領域154をベース領域とし、N型ウェルをコ レクタ領域として、バイポーラトランジスタが形成され ている。

【0093】非選択状態にあるメモリセルトランジスタ MT1aでは、ビット線BL1は電位0Vに保持され、 コントロールゲートの電位も0Vに保持されている。

【0094】これに対して、選択状態にあるメモリセル トランジスタMT1bにおいては、ビット線BL1の電 位レベルはOVであって、コントロールゲートCGの電 20 ができる。 位レベルは-1.8 Vとされ、セル選択線SL1の電位 レベルは-1.8 Vとされている。

【0095】一方で、N型ウェルの電位レベルは0Vに 保持されている。なお、図2においては、選択状態にあ るセル選択線SL1の電位レベルと、コントロールゲー トCGの電位レベルとが同一である場合を図示している が、以下の説明で明らかとなるように、本願発明はこの ような場合に限定されない。

【0096】すなわち、選択状態にあるコントロールゲ ートの電位レベルは、書込動作が行なわれて、シフトし 30 ることも可能である。 たメモリセルトランジスタMTlbのしきい値電圧に応 じて、これ以外の値とすることも可能である。

【0097】図3は、図2に示した構成のうち、N型エ ミッタ領域160およびP型ベース領域154ならびに N型ウェル領域(コレクタ領域)により構成されるNP Nトランジスタ部を流れる電流を説明するための概念図

【0098】図3に示した例においては、メモリセルト ランジスタMT1bのコントロールゲートの電位レベル が-1.8 Vとなることで、このメモリセルトランジス 40 タのソースドレイン間に電流が流れる状態となっている

【0099】したがって、メモリセルトランジスタMT 1 bのソース領域(すなわち、バイポーラトランジスタ のベース領域)は、ピット線BL1が0Vの電位レベル となっていることに応じて、-1.8 Vの電位レベルに 保持されているセル選択線SL1と接続するエミッタ領 域160に比べて、正側の電位、たとえば、-17の電 位にパイアスされることになる。

【0100】したがって、NPNトランジスタのエミッ 50 8 V に保持されているものとする。

タ領域160とベース領域154が順方向にパイアスさ れる。

【0101】これに応じて、選択されたメモリセルトラ ンジスタMT1bのドレイン領域150からチャネル領 域を介して、チャネル電流が流れ、これがパイポーラト ランジスタのベース電流としてソース領域154(すな わち、P型ベース領域) に流れ込む。これに応じて、エ ミッタ領域160から、コレクタ領域のNウェル領域に 向かって、読出電流 Iread (コレクタ電流) が流れ 10 るととになる。

【0102】ととで、バイポーラトランジスタのエミッ タ接地状態での電流増幅率に応じて、選択されたメモリ セルトランジスタを流れるチャネル電流が増幅された電 流値が読出電流Ireadとしてセル選択線SL1を流 れることになる。

【0103】これに対して、非選択なメモリセルトラン ジスタMT1aにおいては、コントロールゲート158 の電位レベルがOVに保持されているので、このトラン ジスタのチャネルを流れる電流はほとんど無視すること

【0104】なお、以上の説明ではバイポーラトランジ スタがNPN型トランジスタである場合について説明し た。しかし、本願発明はこのような場合に限定されるこ となく、以下の説明でも明らかとなるように、メモリセ ルトランジスタをNチャネル型として、バイポーラトラ ンジスタは、N型ソース領域中に形成されたP型領域を エミッタとして、N型ソース領域をベースとして、メモ リセルトランジスタが形成されるP型ウェル領域をコレ クタとして有するPNP型トランジスタを含む構成とす

【0105】図4は、図1に示したメモリセルトランジ スタの平面パターンを示す模式図である。

【0106】コントロールゲート158を挟んで、ドレ イン領域およびソース領域が設けられ、このドレイン領 域の中央からソース領域の中央までが、ビット線BL方 向の単位セルの長さとなる。

【0107】ドレイン領域にはビット線BL1とドレイ ン領域との電気的な接続をとるためのビット線コンタク ト190が設けられ、ソース領域には、ソース領域内部 に設けられたエミッタ領域160に対してコンタクトを とるためのセル選択線コンタクト192とが設けられて

【0108】図5は、図1に示したメモリセルアレイの 構成をより詳細に示す回路図である。

【0109】図5においては、メモリセルトランジスタ MC2bが選択状態とされているものとする。

【0110】つまり、メモリセルトランジスタMC2b のドレインが接続するピット線BL1の電位レベルは0 Vに保持され、その他のビット線の電位レベルは-1.

ス領域との間には順方向パイアスが生じない。

【0111】さらに、メモリセルトランジスタMC2bの接続するワード線WL2の電位レベルは-1.8Vに保持され、その他のワード線の電位レベルは、0Vに保持されているものとする。

【0112】また、メモリセルトランジスタMC2bとMC2aに対応して設けられるバイポーラトランジスタBT2のエミッタが接続するセル選択線SL1の電位レベルは-1.8Vに保持され、その他のセル選択線の電位レベルは0Vに保持されているものとする。

【0113】図6は、図5に示した読出時に選択されて 10 位レベルは0Vに保持されていることになる。いるメモリセルMC2bおよび非選択状態となっている 【0122】この場合も、非選択状態にある。メモリセルトランジスタMC1b、MC4a、MC3a トランジスタMC3aが導通状態となっているのそれぞれについて、メモリセルトランジスタに印加さ っても、ピット線の電位レベルが-1.8Vでれる電位レベルを示す模式図である。 エミッタに電位レベルを供給するセル選択線の

【0114】図6を参照して、まず選択状態にあるメモリセルトランジスタMC2bにおいては、図3において説明したとおり、セル選択線の電位レベルは-1.8Vに、コントロールゲートの電位レベルは-1.8Vとされ、ビット線の電位レベルは0Vに保持されている。一方、N型ウェルの電位レベルは0Vである。

【0115】とのため、コントロールゲートの電位レベルが-1.8Vとなっていることにより、メモリセルトランジスタMC2bが導通状態となっている場合は、セル選択線から、メモリセルトランジスタMC2bのソース領域に形成されているバイボーラトランジスタに向かって、エミッタ電流が、読出電流Ireadとして流れ込むことになる。

【0116】これに対して、非選択状態にあるメモリセルトランジスタMC4aにおいては、セル選択線の電位レベルは0Vであり、ビット線の電位レベルは0Vであり、コントロールゲートの電位レベルも0Vである。メモリセルトランジスタMC4aがこのワード線の電位レベル(すなわちコントロールゲートCGの電位レベル)で導通状態となっているか否かにかかわりなくベースエミッタ接合が順方向バイアスされないため、セル選択線SLには電流が流れない。

【0117】すなわち、メモリセルトランジスタMC4 aに保持されているデータの値に関わりなく、メモリセルトランジスタMC4aと接続するセル選択線SL2に は電流が流れないことになる。

【0118】非選択状態にあるメモリセルトランジスタ MC1bにおいては、ビット線の電位は-1.8Vに、コントロールゲートの電位は-1.8Vに、セル選択線の電位レベルは-1.8Vに、N型ウェルの電位レベルは0Vに保持されることになる。

【0120】とのため、非選択状態のメモリセルトランジスタMClbに接続するセル選択線SLlには、とのメモリセルトランジスタMClbに起因する電流は流れないことになる。

【0121】さらに、非選択状態にあるメモリセルトランジスタMC3aにおいては、ビット線の電位レベルは-1.8Vに、コントロールゲートの電位レベルは0Vに、セル選択線の電位レベルは0Vに、N型ウェルの電位レベルは0Vに保持されていることになる。

【0122】この場合も、非選択状態にあるメモリセルトランジスタMC3aが導通状態となっている場合であっても、ビット線の電位レベルが-1.8Vであって、エミッタに電位レベルを供給するセル選択線の電位レベルが0Vであるため、バイポーラトランジスタのエミッタベース接合は逆バイアスされることとなり、セル選択線からバイポーラトランジスタに向かうエミッタ電流は生じない。

【0123】したがって、この場合も非選択状態にある 20 メモリセルトランジスタMC3aに起因する電流は、セ ル選択線SL2には流れないことになる。

【0124】以上説明したとおり、図5に示したような電位レベルをピット線BLに、セル選択線SL1、ワード線WL2にそれぞれ与えることで、ピット線BL2とワード線WL2の交点に接続されたメモリセルトランジスタMC2bに保持されるデータに応じて、セル選択線SL1にバイポーラトランジスタによって増幅された電流が流れることになる。

ルトランジスタMC 4 a においては、セル選択線の電位 【 0 1 2 5 】しかも、選択状態にあるメモリセルトランレベルは 0 V であり、ビット線の電位レベルは 0 V であ 30 ジスタのまわりに存在する非選択状態のメモリセルトラり、コントロールゲートの電位レベルも 0 V である。メ ンジスタに起因しては、セル選択線 S L 1 または S L 2 モリセルトランジスタMC 4 a がこのワード線の電位レ には電流は生じない。

【0126】したがって、セル選択線SL1に流れる電流値をセンスアンブ128が検出することで、選択されたメモリセル中の情報を読出すことが可能となる。

【0127】[書込動作]図7は、図1に示したメモリセルアレイ中のメモリセルトランジスタMC2bおよびMC4bに対して、データの書込動作を行なう際のビット線、ワード線およびセル選択線の電位レベルを説明するための概念図である。

【0128】以下の説明で明らかとなるように、同一の ビット線に接続しているメモリセルトランジスタに対し ては、それらが各々接続するワード線の電位レベルを変 化させることで、同時にデータの書込動作を行なうこと が可能である。

【0129】すなわち、メモリセルトランジスタMC2bのドレインおよびメモリセルトランジスタMC4bのドレインが共通に接続するビット線BL2の電位レベルは一6Vに保持される。セル選択線の電位レベルは、すべて0Vに保持される。

20

【0130】一方、データ書込を行なうメモリセルトランジスタMC2bの接続するワード線WL2の電位レベルと、データの書込が行なわれるメモリセルトランジスタMC4bのゲートが接続するワード線WL3の電位レベルは、それぞれ10Vに保持される。

【0131】その他のワード線の電位レベルは、いずれも0Vに保持されるものとする。図8は、図7に示した 書込動作におけるピット線、ワード線およびセル選択線 の電位レベルを、選択されたメモリセルと非選択状態の メモリセルとで比較して示す図である。

【0132】選択されたメモリセルにおいては、ビット 線の電位レベルは-6Vに、ワード線の電位レベルは1 0Vに、セル選択線の電位レベルは0Vに保持されている。

【0133】 これに対して、非選択状態にあるメモリセルに接続するビット線、ワード線およびセル選択線の電位レベルは、いずれも0Vに保持されている。

【0134】このような電位配置とすることで、選択状態にあるメモリセルトランジスタMC2bおよびMC4bにおいては、フローティングゲートとチャネル領域と 20 の間に存在するトンネル酸化膜を介して、ドレイン領域150の近傍においてパンドーパンド間トンネル電流に発生する電子が、フローティングゲート156に注入されることで、データの書込が行なわれることになる。

【0135】この場合、ドレイン領域150の近傍においてパンドーパンド間トンネル電流により発生する電子正孔対のうち、正孔はドレイン領域150へと引っ張られ、さらに、ドレイン領域150においては、正孔の濃度が高いために、正孔-正孔散乱を起こすことで正孔はエネルギを失い、高エネルギを有するホットホールとなる。ることがない。

【0136】また、仮にホットホールが存在した場合においても、ワード線の電位レベルが10Vであって、フローティングゲート156は正電位となっているため、ホットホールが注入されることはあり得ない。

【0137】したがって、トンネル酸化膜へのホットホール注入を起こすことがなく、トンネル酸化膜へのホットホール注入による劣化を防ぐことが可能となる。

【0138】図7および図8において説明した書込動作においては、データの書込を行なわない非選択状態のワード線の電位レベル、すなわち、メモリセルトランジスタのコントロールゲートの電位レベルは0Vに保持されていた。

【0139】しかしながら、書込動作時に、選択ビットと共通のビット線とドレインが接続する非選択ビットの記憶内容がドレイン電界により変わってしまう不良、いわゆるドレインディスターブ不良を防止するためには、非選択状態にあるコントロールゲートの電位レベルはゲートドレイン間の電界を緩和するような電位となっていることが望ましい。

【0140】すなわち、図7および図8において説明したような例では、選択されたビットに接続するビット線の電位レベルが-6Vとなっていることに対応して、たとえば非選択状態のコントロールゲートの電位レベルは-3V等の負電位を印加していることが望ましい。

【0141】従来の1トランジスタ型フラッシュメモリセルのコントロールゲートに、ドレインディスターブのマージンを拡大するために、とのような書込非選択のワード線に、負電圧の印加を行なうと、メモリセルのソース線は、共通接続されているために、全メモリセルのチャネルがオフ状態となるように、ソース線全体が負電位に低下してしまう。

【0142】ソース配線の電位レベルが負電位に低下してしまうと、以下に述べるような問題が生じる。

【0143】すなわち、書込動作時において、選択されたビットと共通のゲート配線(ワード線)に接続した非選択ビットの記憶内容がゲート電界により変わってしまう不良、いわゆるゲートディスターブ不良に対する耐性が著しく劣化してしまう。

0 【0144】これに対して、図1および図2で説明したようなメモリセルトランジスタのソースが、バイボーラトランジスタのベースと接続し、バイボーラトランジスタのエミッタの電位レベルが、各セルごとに独立にセル選択線により制御される構成では、上記のような問題点が生じない。

【0145】したがって、書込動作状態において、非選択状態にあるメモリセルトランジスタのコントロールゲート(ワード線)に負電圧を印加することで、ドレインディスターブ不良の発生をより防止することが可能となる。

【0146】[消去動作]図10は、図2において説明したメモリセルに対して、消去動作を行なう際のビット線BL、ワード線WL、セル選択線SLおよびウェル電位の電位分布の一例を示す図である。

【0147】すなわち、図10に示した例では、ビット線BL、つまりメモリセルトランジスタのドレイン領域には電位0Vが印加され、ワード線WLつまり、メモリセルトランジスタのコントロールゲートには-18Vが印加され、セル選択線、すなわちメモリセルトランジスタのソース領域内にエミッタ領域を有するバイボーラトランジスタのエミッタ電位は0Vに、ウェル電位は0Vにそれぞれ保持される。このようにすることで、図2に示したチャネル領域152に、正孔のチャネル層が形成される。

【0148】とのチャネル層とフローティングゲート電極156との間のトンネル酸化膜に強電界が印加され、FNトンネル現象により、フローティングゲート電極156からチャネル層へ電子が引抜かれる。

【0149】このような消去動作により、メモリセル 50 は、"High Vth"状態(Vthが高い状態:た だし、Pチャネル型トランジスタのため、負の符号で絶 対値が大となる。)となる。

【0150】図10に示したような電位配置は、図1に 示したメモリセルアレイ104において、消去ブロック どとにウェルを分割せず、ウェル電位が共通となってい る場合には有効な電位配置である。

【0151】図11は、図2において説明したメモリセ ルの消去動作の場合のビット線BL、ワード線WL、セ ル選択線SLおよびウェル電位の他の電位配置の例を示 す図である。

【0152】すなわち、図11に示した消去動作におい ては、ワード線WL、すなわちコントロールゲート15 6に-12Vを印加し、セル選択線SL、すなわちメモ リセルトランジスタのソース領域中にエミッタ領域を有 するパイポーラトランジスタのエミッタ電位を6 Vと し、ウェル電位を6 Vとし、ビット線、すなわちメモリ セルトランジスタのドレイン領域は開放状態とする。

【0153】以上のような電位配置とすることでも、図 10において説明したのと同様に、図2のチャネル領域 152に正孔のチャネル層が形成される。さらに、この 20 る。セル選択線の電位レベルは-1.8 Vに、Nウェル チャネル層とフローティングゲート156との間に強電 界が印加されるため、FNトンネル現象により、フロー ティングゲート 16からチャネル層へ電子が引抜かれ る。

【0154】つまり、図10の場合と同様にして、メモ リセルは"High Vth"状態となる。

【0155】図11に示した電位配置においては、ウェ ル電位を6 Vという高電位とするため、このような電位 配置は、図1に示したメモリセルアレイにおいて、消去 **Cとに、図1に示したウェル電位駆動回路120がそれ** ぞれ独立にウェル電位を駆動できる構成となっている場 合に有利な電位配置である。

【0156】[スタンバイ状態]次に、図2において説 明したメモリセルのスタンバイ状態における電位配置に ついて説明する。

【0157】図12~図14は、それぞれ図2に示した メモリセルのスタンバイ状態において可能な電位配置の 例を示す図である。

【0158】まず、図12を参照して、スタンパイ状態 40 の電位配置の第1の例としては、ピット線の電位レベル をたとえば、-1.8 Vとし、コントロールゲートの電 位レベルは0 V とする。セル選択線の電位レベルは0 V とし、Nウェルの電位レベルもOVとする。

【0159】このような電位レベルの配置とすること で、メモリセルトランジスタが仮に導通状態となってい る場合でも、メモリセルトランジスタのソース領域にエ ミッタ領域を有するパイポーラトランジスタのエミッタ ベース間のパイアスが逆方向パイアスとなっているた め、スタンバイ状態においてセル選択線に電流が流れる 50 ェルの電位レベルは0Vとするという電位配置の場合で

ということはない。

【0160】図13は、スタンバイ状態における電位配 置の他の例を示す図である。図13に示した例において は、ピット線の電位レベルは0Vに、コントロールゲー トの電位レベルはOVにそれぞれ保持される。セル選択 線の電位レベルもOVに、Nウェルの電位レベルもOV に保持される。

24

【0161】 このように、ビット線Nウェルおよびセル 選択線がすべてOVに保持されているので、このような 10 バイアス条件でも、メモリセルトランジスタのソース領 域にエミッタ領域を有するパイポーラトランジスタに電 流が流れることはない。

【0162】したがって、スタンパイ状態においてセル 選択線SLに余分な電流が流れることはない。

【0163】図14は、図2に示したメモリセルのスタ ンバイ状態における電位配置の他の例を示す図である。 【0164】図14に示した例においては、スタンバイ 状態において、ビット線の電位レベルは-1.8 Vに、 コントロールゲートの電位レベルは0 Vに保持されてい の電位レベルは0Vに保持されている。

【0165】したがって、コントロールゲートの電位レ ベルが0Vにされている場合に、このメモリセルトラン ジスタが仮に導通状態となっている場合でも、メモリセ ルトランジスタのソース領域中にエミッタ領域を有する バイポーラトランジスタのエミッタベース間が順バイア スされることがないため、スタンパイ状態においてセル 選択線に電流が流れ消費電流が増大することはない。

【0166】以上の説明においては、スタンバイ状態に ブロックごとにウェルを分割し、この分割されたウェル 30 おいてワード線の電位レベル、すなわちメモリセルトラ ンジスタのコントロールゲートの電位レベルは0 Vに保 持されるものとした。

> 【0167】しかしながら、図2に示したメモリセルに おいては、ワード線、すなわちコントロールゲートの電 位レベルを所定の電位レベルとした場合に、メモリセル トランジスタのドレインソース間に電流が流れるのは、 バイポーラトランジスタがオン状態になったときのみで ある。

【0168】言い換えると、ワード線WLの電位レベル は任意の電圧であった場合でも、バイポーラトランジス タがオン状態にならないように、セル選択線およびビッ ト線の電位レベルが設定されている場合には、スタンバ イ状態においてメモリセルに電流が流れるということは

【0169】したがって、以下に述べるような電位配置 をスタンパイ状態においてとることも可能である。

【0170】すなわち第1には、ピット線の電位レベル をたとえば-1.8Vとし、ワード線の電位レベルは任 意の電圧とし、セル選択線の電位レベルはOVに、Nウ

ある。

【0171】この場合、ビット線が負の電位となってお り、セル選択線が0Vとなっているので、仮にメモリセ ルトランジスタが導通状態となっている場合でも、バイ ポーラトランジスタのエミッタベース間は逆方向バイア スされており、メモリセルトランジスタに電流が流れる ことはない。

【0172】第2には、ビット線の電位レベルを0V に、ワード線の電位レベルは任意の電圧に、セル選択線 の電位レベルは0 Vとする場合である。

【0173】この場合も、仮にメモリセルトランジスタ が導通状態となっている場合でも、ビット線の電位レベ ルとセル選択線の電位レベルがともにOVとなっている ため、バイポーラトランジスタはオン状態とならない。 とのため、スタンパイ状態においてメモリセルに電流が 流れることはない。

【0174】第3には、ビット線の電位レベルを-1. 8 V に、ワード線の電位レベルを任意の電圧に、セル選 択線の電位レベルを-1.8Vにそれぞれ設定する場合

【0175】この場合も、セル選択線の電位レベルとビ ット線の電位レベルがともに-1.8Vとなっているた め、メモリセルトランジスタが仮に導通状態となってい る場合でも、バイポーラトランジスタはオン状態となる

【0176】このため、スタンバイ状態においてメモリ セルに電流が流れ消費電力が増大するということはな 63.

【0177】しかも、上述の場合においては、ワード線 の電位レベルをスタンバイ状態において任意の電圧とす 30 ることが可能である。

【0178】したがって、予めスタンバイ状態において もワード線の電位レベルを読出電圧に設定しておけば、 読出動作においては、ビット線の電位レベルとセル選択 線の電位レベルのみを駆動すればデータの読出が可能と なり、読出動作の高速化を図ることが可能である。

【0179】しかも、スタンバイ状態においてワード線 の電位レベルを任意の電圧に設定できるということは、 言い換えれば、メモリセルトランジスタの"High Vth"状態におけるしきい値電圧Vthと、"Low 40

Vth″状態のしきい値電圧Vthとの間に動作マー ジンとして十分なレベル差が存在しさえすれば、それら の絶対値は、任意の値を有するように調整することが可 能である。

【0180】 このことは、Pチャネル型メモリセルトラ ンジスタにおいて、読出電圧を、負の電圧に設定すると とは必ずしも必要なく、たとえば0Vの値や、正の電圧 にすらすることが可能であることを意味する。

【0181】したがって、たとえば読出時のワード線の 電位レベルを0Vとすることができれば、このワード線 50 で、このようなパイポーラトランジスタの飽和現象を低

の電位レベルを接地電位に固定し、特に駆動することは 必要なくなる。

【0182】このことは、読出動作の高速化、およびワ ード線の電位レベルを駆動する回路の単純化が可能であ ることを意味する。

【0183】図2に示したメモリセルのスタンバイ状態 における電位配置としては、さらに以上説明したような 電位配置の他、スタンバイ状態においてNウェルに電源 電圧Vccを印加し、その他の電位配置については、図 10 12~図14で説明した電位配置または上述した第1か ら第3の電位配置となるようにすることも可能である。 【0184】このようにすることで、たとえば、メモリ セルトランジスタのしきい値を0V以上とすることが、 容易となる。つまり、メモリセルトランジスタがPチャ ネル型である場合、ワード線を選択する際に負電位を印 加する必要がなくなる。

【0185】図15は、図1に示したメモリセルアレイ の構成において、ウェル電位駆動回路120からウェル に電位を供給する配線の構成を示す概略ブロック図であ 20 る。

【0186】図15に示したメモリセルアレイは、消去 動作を行なう際の同一の消去ブロック1内に存在してい るものとする。

【0187】すなわち、たとえば消去ブロックごとにウ ェル分割を行なっている場合においては、その同一ウェ ル内に存在するメモリセルアレイを示しているものとす

【0188】図15に示した例においては、ウェル電位 駆動回路120からウェル電位が供給される配線がとの 同一の消去ブロック内に少なくとも2本以上存在すると とを示している。

【0189】ウェル電位供給配線は、Nウェルに接地電 位または正の高電圧を供給する配線を示し、給電点P v sでNウェルとコンタクトしている。

【0190】メモリセルトランジスタのソース領域にエ ミッタ領域を有するバイポーラトランジスタはこのウェ ル領域をコレクタ領域としているため、ウェル電位供給 配線により供給される電位レベルがこのパイポーラトラ ンジスタの動作に大きな影響を与える。

【0191】すなわち、たとえば消去ブロック中にウェ ル電位の供給配線が1本しかない場合、このウェル電位 供給配線がウェル表面とコンタクトする位置から違い位 置に存在するバイボーラトランジスタにおいては、コレ クタ抵抗が実効的に増大してしまう。

【0192】したがって、バイポーラトランジスタの飽 和特性が劣化し、正常な読出動作等が困難となる可能性

【0193】したがって、図15亿示したように、ウェ ル電位供給配線を消去ブロックに複数本配置すること

減することが可能となる。

【0194】図16~図17は、図1において説明した 不揮発性半導体記憶装置1000において、同一ピット 線上の複数ビットのメモリセルに対してデータの並列書 込を行なう場合の動作を説明するための概念図であり、 図18は、この並列書込動作の処理の流れを説明するた めのフローチャートである。

【0195】まず、図16および図18を参照して、選 択されたメモリセルに対して、並列に書込パルスを印加 する動作について説明する。

【0196】Yデコーダ108は、アドレスバッファ1 02に与えられたアドレス信号に応じて、1つのビット 線、たとえばビット線BL1を選択し、ビット線選択ゲ ートSLG1を導通状態とすることで、選択されたビッ ト線BL1に電位-6Vを印加する(ステップS10 2).

【0197】続いて、データドライバ124は、データ 入出力端子を介して与えられた複数のデータ、たとえば 8ピットのデータ"0, 1, 0, 0, …, 1" に応じ て、WLデコーダ106の選択したワード線WL1~W 20 L8に対して以下のような電位レベルをワード線にそれ ぞれ与えさせる。

【0198】すなわち、書込むべきデータが0データで ある場合、対応するワード線には0 Vを印加する。書込 むデータが1データである場合、対応するワード線に1 **0Vを印加する。このような印加は、一定時間幅のパル** スとして行なわれる(ステップS104)。

【0199】続いて、WLデコーダ106は、選択して いる複数のワード線のすべての電位を0Vにする (ステ ップS106)。

【0200】次に、図17および図18を参照して、書 込パルス印加後のベリファイ動作について説明する。

【0201】メモリセルSLデコーダ132は、選択さ れたメモリセルと接続するセル選択線SL1~SL8を 介して、センスアンプ128に読出データを与える。セ ンスアンプ128は、セル選択線SL1~SL8を介し て、並列にデータを読出す(ステップS108)。

【0202】書込/消去制御回路122は、センスアン プ128で読出されたデータと、データドライバ126 に与えられた書込データとを比較することで、書込動作 40 が完了したか否かの判断を行なう (ステップS11

【0203】すべての選択されたメモリセルに対して、 書込動作が完了していると判断した場合、書込/消去制 御回路122は、書込動作を終了させる(ステップS1 14).

【0204】一方で、魯込/消去制御回路122は、魯 込が完了していないと判断した場合(ステップS11 0)、 

書込が完了していないビットに対応するワード線 のみをWLデコーダ106に選択させ、再び售込まれる 50 に、CVD法などを用いて100A程度の膜厚の高温酸

データが0データであるか1データであるかに応じて、

**0 V または 1 0 V の一定時間幅のパルスを対応するワー** ド線に印加させる(ステップS104)。

【0205】以上のステップS104からステップS1 12までの処理を、すべての選択されたビットについて 書込動作が完了したと判断されるまで繰返すことで、同 ービット線上の複数ビットのメモリセルに対して並列に データを書込むことが可能となる。

【0206】以上の書込動作においては、ビット線の電 10 位レベルは選択状態の電位レベルに固定したまま、書込 時には選択されたワード線の電位レベルを駆動し、読出 時には選択されたセル選択線からデータを読出すことで ベリファイ動作を行なうため、高速なデータの書込動作 を行なうことが可能となる。

【0207】[実施の形態2]以下では、図1および図 2に示した不揮発性半導体記憶装置1000の製造方法 について、図19~図30を用いて説明する。

【0208】図19~図30は、上記の構造を有する不 揮発性半導体記憶装置1000の製造方法における第1 工程~第12工程を示す断面図である。

【0209】まず、図19を参照して、p型シリコン基 板201主表面に、300点程度の膜厚を有する下敷き 酸化膜202を形成する。そして、この下敷き酸化膜2 02上に、CVD(Chemical Vapor Deposition)法を 用いて、500 A程度の膜厚の多結晶シリコン膜203 を形成する。この多結晶シリコン膜203上に、CVD 法などを用いて、1000人程度のシリコン窒化膜20 4を形成する。そして、とのシリコン窒化膜204上 に、素子分離領域を露出するようにレジスト205を形 30 成する。このレジスト205をマスクとして異方性エッ チングを行なうことによって、素子分離領域上のシリコ ン窒化膜204および多結晶シリコン膜203をエッチ ングする。

【0210】その後、レジスト205を除去し、シリコ ン窒化膜204をマスクとして用いて選択酸化を行なう ことによって、図20に示されるように、フィールド酸 化膜206を形成する。そして、上記の多結晶シリコン 膜203およびシリコン窒化膜204を除去する。

【0211】次に、図21に示されるように、メモリセ ルトランジスタ領域にリン(P)をイオン注入し、10 00℃程度の温度で不純物ドライブを行なうことで、n ウェル207が形成される。

【0212】下敷き酸化膜202を除去した後、熱酸化 処理を施すことによって、p型シリコン基板201上全 面に100 A程度の膜厚のゲート酸化膜213を形成す る。そして、このゲート酸化膜213上に、CVD法な どを用いて第1の多結晶シリコン膜214を1200人 程度の膜厚に形成する。

【0213】上記の第1の多結晶シリコン膜214上

化膜を形成し、この高温酸化膜上にCVD法などを用い てシリコン窒化膜を100A程度の厚みに形成し、さら にこのシリコン窒化膜上にCVD法を用いて150A程 度の厚みの高温酸化膜を形成する。それにより、ONO 膜215が形成される。

【0214】次に、上記のONO膜215上に、CVD 法などを用いて、不純物が導入された多結晶シリコン層 を1200 A程度の厚みに形成する。そして、この多結 晶シリコン層上にスパッタリング法を用いて、タングス テンシリサイド(WSi)層を1200A程度の厚みに 10 が形成されることになる。 形成する。これらにより、コントロールゲート電極とな る導電層216が形成される。

【0215】 この導電層216上にCVD法を用いて、 2000 A程度の膜厚を有するTEOS膜217を形成 する。

【0216】次に、図23を参照して、上記のTEOS 膜217上に、図23において横方向に断続的にレジス ト218 a を形成する。 そして、 このレジスト218 a をマスクとして用いて、TEOS膜217、導電膜21 6、ONO膜215、第1の多結晶シリコン膜214を エッチングする。それにより、フローティングゲート電 極219およびコントロールゲート電極220が形成さ

【0217】次に、図24を参照して、メモリセルトラ ンジスタ領域に、CVD法を用いて、2000A程度の 膜厚を有する高温酸化膜を形成する。そして、この高温 酸化膜を異方性エッチングすることによって、メモリセ ルトランジスタのゲートの側壁にサイドウォール225 を形成する。そして、このサイドウォール225をマス クとして用いてBF, またはB注入を行ない、濃度1E  $17\sim1E20cm^{-3}$ であって、深さ0.  $1\sim0$ .  $3\mu$ mのp型不純物層を形成する。これにより、メモリセル トランジスタのソースおよびドレイン領域が形成され る。

【0218】なお、特に限定されないが、ソース領域1 54の不純物濃度を、ドレイン領域150に比べて低く なるように設定することが、望ましい。

【0219】これは、ソース領域154は、バイポーラ トランジスタのベース領域としても機能するため、この 領域の不純物濃度が高すぎるとエミッタの注入効率が低 40 下してしまうからである。

【0220】その後、図25に示すように、メモリセル トランジスタのソース領域上においてのみ開孔するレジ ストパターン218bを形成し、次に図26に示すよう に、このレジストマスクおよびサイドウォール絶縁膜を マスクとして、砒素(As)または、リン(P)をイオ ン注入し、n型不純物濃度1E19~1E21cm-'の 濃度で、深さ0.05~0.2μmのエミッタ領域を形

【0221】すなわち、レジスト除去後においては、図 50 ウム合金層を形成する。

26に示すように、メモリセルトランジスタのP-ソー ス領域に取囲まれるようにして、N+型エミッタ領域が 形成されることになる。

【0222】図26に示したように、メモリセルトラン ジスタのソース領域の表面側にN型不純物のイオン注入 が完了した後、アニールを行なって、不純物の活性化を 行なうと、図27に示したように、互いに隣り合う2つ のメモリセルトランジスタ毎にその共通なソース領域の 半導体表面側にバイポーラトランジスタのエミッタ領域

【0223】続いて、CVD法などを用いて、1000 0 A程度の膜厚を有するTEOS酸化膜229を形成 し、エッチバックを行い平坦化する。レジストをマスク として、メモリセルトランジスタのソース領域のTEO S酸化膜229をエッチングして図28に示すようなコ ンタクトホールを形成する。

【0224】続いて、CVD法などを用いて、2000 A程度の膜厚を有する多結晶シリコン層を形成し、この 多結晶シリコン層に不純物を導入することによって導電 20 性をもたせる。さらに、タングステンシリサイドを10 00 A程度堆積する(以下、多結晶シリコン膜とタング ステンシリサイド膜との積層膜をポリサイド膜と呼 ぶ)。

【0225】このポリサイド膜に所定形状のレジストを 塗布し、このレジストをマスクとしてパターニングする ことによって図29に示すようなセル選択線227が形 成される。

【0226】次に、図30を参照して、上記レジストを 除去した後、セル選択線227上に、CVD法を用いて TEOS膜などからなるシリコン酸化膜229を形成す る。このシリコン酸化膜229の膜厚は1500A程度 である。そして、とのシリコン酸化膜229上に、CV D法などを用いて、10000A程度の膜厚を有するB PTEOS膜などからなるシリコン酸化膜231を形成 する。その後、850℃程度の熱処理によりリフローを 行ない、BHF (バッファード弗酸) 等によりBPTE OS膜を5000A程度エッチバックする。

【0227】そして、このシリコン酸化膜231上に、 所定形状のレジストを堆積し、このレジストをマスクと して、シリコン酸化膜229、231をエッチングす る。これにより、メモリセルトランジスタのドレイン領 域と、後の工程で形成される主ビット線233との接続 のためのコンタクトホール233aが形成されることに なる。次に、上記のコンタクトホール233a内に、C VD法およびエッチバック法を用いて、タングステンプ ラグ233bを形成する。

【0228】そして、とのタングステンプラグ233b 上およびシリコン酸化膜231上に、スパッタリング法 などを用いて、5000人程度の膜厚を有するアルミニ

が可能となる。

【0229】そして、このアルミ合金層上に所定形状のレジスト(図示せず)を堆積し、このレジストをマスクとしてアルミニウム合金層をバターニングすることによって、ビット線233が形成される。

【0230】その後、上記アルミ合金層をバターニング に用いたレジストを除去し、このビット線上に層間絶縁 層(図示せず)を形成する。

【0231】以上の工程により、図2に示した断面形状を有するメモリセルトランジスタが製造されることになる。

【0232】以上のようなプロセスにより、メモリセル面積の増大を抑制しつつ、2つのメモリセルトランジスタに共有されるバイボーラトランジスタを形成することが可能となる。

【0233】[実施の形態3]実施の形態2のメモリセルトランジスタの製造方法においては、メモリセルトランジスタのコントロールゲートおよびフローティングゲート等の側壁に形成された絶縁膜サイドウォールおよびパターニングしたレジスト層をマスクとして、メモリセルトランジスタのソース領域の表面側にエミッタを形成 20するためのイオン注入を行なった。

【0234】しかしながら、メモリセルトランジスタの ソース領域中にエミッタ層を形成する工程としては、実 施の形態2で説明したような方法に限られない。

【0235】実施の形態2においては、実施の形態1に示したセル選択線は、多結晶シリコン層を用いることで形成していた。

【0236】しかしながら、このセル選択線をアルミ配線によって形成することとすると、以下のような製造工程をとることも可能である。

【0237】図31は、セル選択線をアルミ配線で形成し、このアルミ配線が直接半導体基板表面とコンタクトをとる場合のエミッタ層の形成方法を示す。

【0238】すなわち、実施の形態1で示した工程フローのうち、図26で示したメモリセルトランジスタのソースドレイン領域へのイオン注入工程が完了した段階で、層間絶縁膜250を形成する。との層間絶縁膜250にメモリセルトランジスタのソース領域およびドレイン領域に開口するコンタクトホール252を開口する。

【0239】さらに、メモリセルトランジスタのソース 領域のみ開口したレジストマスク越しに、ソース領域の 半導体基板表面側にエミッタ層となるN型不純物のイオ ン注入を行なう。

【0240】 このような工程によっても、メモリセルトランジスタに近接して、そのソース領域表面側にエミッタ層を有するパイポーラトランジスタを形成することが可能である。

【0241】以上のようなプロセスにより、メモリセル 面積の増大を打面積の増大を抑制しつつ、2つのメモリセルトランジス タに共有されるバイボーラトランジスタを形成すること 50 が可能となる。

【0242】 [実施の形態4] 図32は、実施の形態4 のバイポーラトランジスタのエミッタ領域を形成する別 の工程を示す図である。

【0243】図32を参照して、図31に示した工程と同様にして、メモリセルトランジスタのソースドレイン領域のイオン注入が完了した時点で、層間絶縁膜250を推積する。この層間絶縁膜250にメモリセルトランジスタのソース領域で開口するコンタクトホール252を開口する。このコンタクトホールに対して、層間絶縁膜をマスクとして、エミッタ層となるN型不純物のイオン注入を行なう。

【0244】続いて、とのコンタクトホールにポリサイド配線を形成することで、いわゆるポリサイド配線による直接コンタクトを形成する。

【0245】このようなプロセスによっても、隣接する 2つのメモリセルトランジスタに共有されたソース領域 の半導体基板表面側に、ソース領域とは異なる導電型の 不純物のイオン注入を行なうことが可能である。

20 【0246】以上のようなプロセスにより、メモリセル 面積の増大を抑制しつつ、2つのメモリセルトランジス タに共有されるバイポーラトランジスタを形成すること が可能となる。

【0247】[実施の形態5]図33および図34は、本発明の実施の形態5の、バイポーラトランジスタの形成プロセスを示す図である。

【0248】図31に示した場合と同様に、メモリセルトランジスタのソースドレイン領域へのイオン注入が完了した後、層間絶縁膜250を形成し、層間絶縁膜25 30 0に対して、ソース領域上に開口するコンタクトホールを形成する。

【0249】次に、図34を参照して、この層間絶縁膜をマスクとして、2つの隣接するメモリセルトランジスタに共有されたソース領域上に開口したコンタクトホール中に、N型のシリコン層を、たとえばCVD法等を用いて、選択的にエピタキシャル成長させる。

【0250】すなわち、この選択的に成長されたN型Siエピタキシャル成長層がバイポーラトランジスタのエミッタ層となり、その下層に存在するP型ソース領域が40 バイポーラトランジスタのベース領域が形成されているNウェル領域がバイポーラトランジスタのコレクタ領域となる。

【0251】以上のようなプロセスによっても、2つの 隣接するメモリセルトランジスタに共有されるソース領 域をベース層とするパイポーラトランジスタを形成する ことが可能である。

【0252】以上のようなプロセスにより、メモリセル面積の増大を抑制しつつ、2つのメモリセルトランジスタに共有されるバイボーラトランジスタを形成することが可能となる。

32

【0253】[実施の形態6]図35および図36は、 本発明の実施の形態6のバイポーラトランジスタの形成 方法を示す図である。

【0254】図35を参照して、まず、図31と同様に して、メモリセルトランジスタへのソースドレイン領域 のイオン注入が完了した後に、層間絶縁膜250が形成 される。

【0255】続いて、この層間絶縁膜に、隣接する2つ のメモリセルトランジスタに共有されるソース領域上に 開口するコンタクトホール252が形成される。

【0256】続いて、図36を参照して、図34の工程 において、露出したソース部のシリコン基板上に、ソー ス拡散層とは異なった導電型を有するポリシリコン層を 堆積し、これをバイポーラトランジスタのエミッタ領域 とする。

【0257】 このエミッタ領域上に、さらにセル選択線 を堆積し、バターニングすることで、セル選択線を形成

【0258】以上の説明では、半導体基板表面上に堆積 されたN型ポリシリコン層が直接エミッタとして動作す 20 れる構成となっていた。 る場合を説明したが、たとえば、このN型ポリシリコン 層が形成された段階で、熱処理を行なうことにより、N 型ポリシリコン層中のN型不純物をソース領域表面側に 拡散させてやることにより、この拡散により形成された N型層をバイポーラトランジスタのエミッタ層とすると とも可能である。

【0259】以上のような工程によっても、メモリセル 面積の増大を招くことなく、2つのメモリセルトランジ スタに共有されるバイポーラトランジスタを形成すると とが可能である。

【0260】 [実施の形態7] 図37および図38は、 2つのメモリセルトランジスタの共有するソース領域表 面側にバイポーラトランジスタのエミッタ層を形成する 別の工程を示す図である。

【0261】まず、図37を参照して、メモリセルトラ ンジスタへのソースドレインのイオン注入が完了した時 点で、ソース領域上に開口するレジストマスクパターン 260を形成する。

【0262】続いて、このレジストマスクをマスクとし 異なる導電性の不純物(との場合は、N型不純物)のイ オン注入を行なう。

【0263】続いて、レジストマスクバターン260を 除去することで、隣接する2つのメモリセルトランジス タに共有されるソース領域の半導体基板表面側に、N型 エミッタ層が形成されていることになる。

【0264】 このようなプロセスによっても、メモリセ ル面積を増大させることなく、2 つのメモリセルトラン ジスタに共有されるバイポーラトランジスタを形成する ことが可能である。

34

【0265】[ウェルの構成]以上の説明では、Pチャ ネル型メモリセルトランジスタは、P型基板上に形成さ れたNウェル内に形成されるものとしてきた。

【0266】しかしながら、P型基板中に形成されるウ ェルの構成方法としては、以下のような場合がある。

【0267】まず、図39を参照して、P型基板200 の表面側には、まずメモリセルトランジスタ領域中にお いて、消去ブロック単位毎に独立して生成されたN型ウ ェル302a~302bが形成されている。

【0268】一方で、周辺回路のうち、Pチャネルトラ 10 ンジスタは、P型基板表面側に形成されたN型ウェル内 に、Nチャネル型トランジスタは、P型基板の表面側に 形成されたP型ウェル内に形成されている。

【0269】すなわち、周辺回路を構成するCMOS回 路は、いわゆるツインウェル型の構成を有する。

【0270】図40は、P型基板表面側に形成されるウ ェルの構成の他の例を示す断面図である。

【0271】図39に示したウェル構成では、周辺回路 のCMOS型トランジスタは、ツインウェル内に形成さ

【0272】図40に示した構成においては、周辺回路 のNチャネルトランジスタが形成されるウェルは、P型 基板の表面側に形成されたNウェル中にさらに、P型ウ ェルが形成される構成となっている。

【0273】したがって、周辺回路を構成するCMOS トランジスタは、いわゆるトリブルウェル型のウェルに 形成されることになる。

【0274】とのようなウェル構成とすることで、周辺 回路のラッチアップに対する耐性等が向上する。

【0275】図41は、N型基板に、図1に示した不揮 30 発性半導体記憶装置1000を形成する場合の、ウェル 構成を示す断面図である。

【0276】不揮発性半導体記憶装置1000のメモリ セルアレイ部は、N型基板の表面側に形成された Nウ ェル内に形成される。

【0277】一方、周辺回路を構成するCMOS回路の Pチャネルトランジスタは、N型基板の表面側に形成さ れたNウェル内に形成される。

【0278】一方、周辺回路を構成するCMOS回路の て、ソース領域の半導体基板表面側に、ソース領域とは 40 Nチャネル型トランジスタは、N型基板表面に形成され たPウェル内に形成される。

> 【0279】したがって、このようなウェル構成におい ては、メモリセルトランジスタが形成されるウェルを、 消去単位で分割するということは困難である。

> 【0280】図42は、N型基板に、図1に示した不揮 発性半導体記憶装置1000を形成する場合の他のウェ ル構成を示す断面図である。

【0281】図42においては、メモリセルアレイが形 成される領域は、N型基板表面に形成されたPウェル内 50 に、さらに形成されたN型ウェルの領域である。

【0282】したがって、この場合は、メモリセルトラ ンジスタが形成されるN型ウェルを、消去ブロック毎に ウェル分割する構成とすることが可能である。

【0283】さらに、周辺回路を構成するCMOS回路 の、Pチャネルトランジスタは、N型基板の表面に形成 されたNウェル領域内に形成される。周辺回路のCMO S回路のNチャネルMOSトランジスタは、N型基板の 表面に形成されたP型ウェル領域内に形成される。

【0284】以上説明したような図39~図42のよう なウェル構成を用いることで、P型基板に対しても、N 型基板に対しても、図1に示したような不揮発性半導体 記憶装置1000を形成することが可能である。

【0285】特に、P型基板を用いた場合は、Pチャネ ルメモリセルを形成する際に、消去ブロック毎にPチャ ネルメモリセルトランジスタが形成されるウェルを分割 することが容易であるという利点が存在する。

【0286】[実施の形態8]図43は、本発明の実施 の形態8の不揮発性半導体記憶装置2000の構成を示 す概略ブロック図である。

体記憶装置1000の構成と異なる点は、以下のとおり である。

【0288】なお、図43においては、説明の簡単のた めに、メモリセルアレイ104中に含まれるメモリセル は、2行2列の場合を示している。

【0289】実施の形態8の不揮発性半導体記憶装置2 000は、各メモリセルに含まれるメモリセルトランジ スタごとにバイポーラトランジスタを1つずつ含む構成 となっている点で、実施の形態1の不揮発性半導体記憶 装置1000の構成と異なる。

【0290】すなわち、不揮発性半導体記憶装置200 0のメモリセルアレイ104においては、メモリセルM Claは、フローティングゲートを有し、コントロール ゲートがワード線WL1と接続し、ドレインがピット線 BL1と接続するメモリセルトランジスタTM1aを含 み、このメモリセルトランジスタTMlaに対応して、 ベースがメモリセルトランジスタTMlaのソースと接 続し、コレクタに接地電位を受け、エミッタがセル選択 線SL1と接続するパイポーラトランジスタBTlaが 設けられる。

【0291】他のメモリセルMC1b、MC2aおよび MC2bについても、基本的な構成は同様である。

【0292】すなわち、実施の形態8の不揮発性半導体 記憶装置2000においては、メモリセルアレイの各行 に対応して、ワード線およびセル選択線が1本ずつ配置 される構成となっている。

【0293】その他の構成部分は、図1に示した実施の 形態1の不揮発性半導体記憶装置1000の構成と同様 であるので、同一部分には同一符号を付してその説明は 採返さない。

【0294】図44は、図43に示したメモリセルMC laおよびMClbの構造を示す断面図である。

【0295】図44を参照してメモリセルMClaの構 造をさらに詳しく説明する。メモリセルMClaに含ま れるメモリセルトランジスタTMlaは、半導体基板の 表面側に形成されるN型ウェル140と、N型ウェルの 表面側に形成されるP型ドレイン領域150およびP型 ソース領域154と、ドレイン領域150およびソース 領域154の間に挟まれるチャネル領域152と、チャ ネル領域152上に、トンネル酸化膜を介在させて形成 されるフローティングゲート156と、フローティング ゲート156の上方に、絶縁膜を介在させて形成される コントロールゲート158とを含む。

【0296】メモリセルMC1aのソース領域154の 表面側に、ソース領域154に半導体基板の表面側を除 いて取り囲まれるように、N型エミッタ領域160が形 成されている。

【0297】すなわち、このN型エミッタ領域160を エミッタとし、ソース領域154をベース領域とし、N 【0287】図1に示した実施の形態1の不揮発性半導 20 型ウェル140をコレクタ領域とするバイポーラトラン ジスタが構成されている。

> 【0298】ドレイン領域150は、ビット線BL1と 接続し、エミッタ領域160は、セル選択線SL1と接 続している。

> 【0299】メモリセルMClaとMClbとの境界に は、素子分離領域170が形成されている。

【0300】この素子分離領域170としては、半導体 基板の表面側からエッチングされたトレンチ領域に埋込 酸化膜を形成したいわゆる、トレンチ型の素子分離領域 30 を用いることが可能である。

【0301】また、いわゆるLOCOS (Locaal Oxida tion of Silicon ) 分離を用いることも可能である。

【0302】また、ソース領域154中に、エミッタ領 域160を形成する方法としては、実施の形態2~7に おいて説明したのと同様の製造方法を用いることが可能 である。

【0303】図45は、図43に示したメモリセルアレ イ104の構成をより詳細に示す回路図である。

【0304】図45においては、メモリセルMC2aが 40 選択される場合の、ビット線BL1~BL3, ワード線 WL0~WL3およびセル選択線SL0~SL3の電位 配置を示している。

【0305】すなわち、メモリセルMC2aのメモリセ ルトランジスタTM2aのドレインと接続するピット線 BL2は、0Vの電位レベルに保持されている。

【0306】それ以外のピット線の電位レベルは、たと えば-1.8Vに保持されている。一方、メモリセルM C2aのメモリセルトランジスタTM2aのゲートと接 続するワード線WL1の電位レベルは、-1.8 Vに保 50 持され、その他のワード線の電位レベルは、0 V に保持

されている。

【0307】さらに、メモリセルMC2aのバイポーラトランジスタのエミッタと接続するセル選択線の電位レベルは、たとえば-1.8Vに保持され、その他のセル選択線の電位レベルは、0Vに保持されている。

37

【0308】このような電位配置とすることで、たとえ ば、メモリセルトランジスタTM2aが、ワード線の電 位レベルが-1.8 Vとなることで、導通状態となって いる場合は、ビット線BL2が電位レベル0Vとなって いるので、このメモリセルトランジスタTM2aを介し 10 て、バイポーラトランジスタBT2aのベースは、セル 選択線によって、-1.8Vの電位レベルとされている エミッタに比べて、正側にバイアスされることになる。 【0309】すなわち、パイポーラトランジスタBT2 aのベースエミッタ接合が順方向バイアスされることに なる。このため、メモリセルトランジスタTM2aのチ ャネル領域から、パイポーラトランジスタBT2aのベ ースに対して、ベース電流が供給され、これに応じて、 接地電位に保持されているバイボーラトランジスタBT 選択線SL1に対して、ベース電流を、電流増幅率に相 当する分だけ増幅したエミッタ電流が流れることにな

【0310】したがって、実施の形態1の不揮発性半導体記憶装置1000と同様に、メモリセルSLデコーダ132と接続したセンスアンプ128により、このセル選択線SL1を流れる電流値を検出することで、メモリセルトランジスタTM2a中に保持されている情報を読出すことが可能となる。

【0311】なお、以上の説明では、メモリセルトランジスタTM2aが "Low Vt" 状態となっている場合について説明した。しかしながら、メモリセルトランジスタTM2aが、"High Vt" 状態となっている場合は、ワード線WL1の電位レベルを-1.8 Vとした場合でも、このメモリセルトランジスタTM2aに電流が流れない。したがって、バイボーラトランジスタBT2aにベース電流が供給されないため、セル選択線SL1にも電流が流れることがない。

【0312】つまり、セル選択線SL1を流れる電流値をセンスアンプ128で検出することで、メモリセルトランジスタTM2aが"Low Vt"状態となっているか、"High Vt"状態となっているかを検出することが可能である。

【0313】図43に示したメモリセルにおいても、メモリセル1個あたりに1個バイポーラトランジスタが配置されている点を除けば、実施の形態1の図7および図8で説明した電位配置で書込動作を行なうことが可能である。

【0314】さらに、本実施例においても、書込動作時 に、非選択状態にあるコントロールゲートの電位レベル はゲートドレイン間の電界を緩和するような電位とする ことで、いわゆるドレインディスターブ不良を防止する ことが可能である。

【0315】すなわち、選択されたビットに接続するビット線の電位レベルが-6Vとなっていることに対応して、たとえば、非選択状態のコントロールゲートの電位レベルは-3V等の負電位を印加していることが望ましい。

【0316】つまり、書込動作状態において、非選択状態にあるメモリセルトランジスタのコントロールゲート(ワード線)に負電圧を印加することで、ドレインディスターブ不良の発生をより防止することが可能となる。【0317】図46は、図43に示したメモリセルMC1aとMC1bの断面構造を、2つの場合について対比して示す図であり、図46(a)は、断面構造の第1の例を、図46(b)は断面構造の第2の例を示す図である。

ースに対して、ベース電流が供給され、これに応じて、 【0318】図46(a)は、図44に示した構造と同接地電位に保持されているバイポーラトランジスタBT 一であり、メモリセルMC1aのメモリセルトランジス2aのコレクタから、-1.8Vに保持されているセル 20 タTM1aのソース領域と、メモリセルMC1bのメモ選択線SL1に対して、ベース電流を、電流増幅率に相 リセルトランジスタTM1bのソース領域とが互いに近当する分だけ増幅したエミッタ電流が流れることにな 接して配置され、そのソース領域同士の境界部分に素子分離領域170が設けられる構成となっている。

【0319】 これに対して、図46(b)の構成においては、メモリセルトランジスタTM1 aのソース領域に近接して、メモリセルトランジスタTM1 bのドレイン領域が形成される構成となっている。

【0320】したがって、メモリセルトランジスタTM 1 aのソース領域と、メモリセルトランジスタTM 1 b 30 のドレイン領域との境界部分に素子分離領域 170 が設けられる構成となっている。

【0321】図46(a)のような構成とする場合は、たとえば、メモリセルトランジスタTM1aとTM1bのソース領域とドレイン領域において、注入条件を変えるような場合は、同一の注入条件を有する領域が2つのメモリセルについて近接しているため、レジストマスクを形成しやすいという利点がある。

【0322】すなわち、ソース領域またはドレイン領域の各々について、個別にイオン注入用のレジストマスクを形成する場合そのレジストマスクが開口する面積を大きくすることが可能であるため、写真製版工程において要求される解像度に対するマージンを大きくとることが可能である。

【0323】一方、図46(b)に示したような構成とした場合、互いに隣接して形成されるバイボーラトランジスタBT1aと、バイボーラトランジスタBT1bのエミッタ領域に対して、それぞれ接続するセル選択線SL1およびSL2の配線間隔を大きくとることが可能であるという利点がある。

に、非選択状態にあるコントロールゲートの電位レベル 50 【0324】すなわち、一般に、セル選択線SL1とS

L2とは同一の配線層により形成されるが、この配線層 の配線ピッチを大きくとることができれば、セル選択線 形成工程における写真製版等のマージンを大きくとると とができる。

【0325】図47~図49は、図44において説明し たメモリセルのスタンバイ状態における電位配置の例を 示す模式図である。

【0326】まず、図47を参照して、メモリセルMC 1aおよびMC1bのスタンパイ状態における各部の電 位配置の第1の例を説明する。

【0327】図47においては、ビット線はたとえば、 -1.8 Vに、コントロールゲートは0 Vに、セル選択 線は0Vに、N型ウェルは0Vにそれぞれ保持されてい る。

【0328】このような状態とすることで、たとえば、 仮にメモリセルトランジスタTMlaのチャネルを介し て電流が流れ得る状態となっている場合でも、バイポー ラトランジスタのベース領域、すなわちメモリセルトラ ンジスタTM1aのソース領域と、バイポーラトランジ となっているため、バイポーラトランジスタBT1aK は電流が流れない。

【0329】したがって、図47に示したような電位配 置とすることで、スタンバイ状態において、セル選択線 2は、メモリセルトランジスタのしきい値に関わりなく 電流が流れない。

【0330】図48は、図44に示したメモリセルのス タンパイ状態における各部の電位配置の他の例を示す図 である。

【0331】図48においては、ビット線の電位レベル 30 は0 Vに、コントロールゲートの電位レベルは0 Vに、 セル選択線の電位レベルはOVに、N型ウェルの電位レ ベルは0 Vにそれぞれ保持されている。

【0332】以上のような電位配置でスタンパイ状態と した場合、たとえば、メモリセルトランジスタTMla が導通状態となっていたとしても、バイポーラトランジ スタのベースエミッタ間には順方向バイアスが印加され ない。このため、セル選択線には電流が流れないことに なる。

【0333】図49は、図44において説明したメモリ セルのスタンバイ状態における電位配置のさらに他の例 を示す概念図である。

【0334】図49においては、ビット線はたとえば、 -1.8 Vに、コントロールゲートは0 Vに、セル選択 線は-1.8Vに、N型ウェルは0Vにそれぞれ保持さ れている。

【0335】図49に示したような電位配置によって も、パイポーラトランジスタのエミッタベース間は順方 向にパイアスされることがないので、この場合もセル選 択線には電流が流れない。

【0336】以上の説明においては、スタンバイ状態に おいてメモリセルトランジスタのコントロールゲートの 電位レベルはすべてOVに保持するものとした。

【0337】しかしながら、バイポーラトランジスタの エミッタベース間が順方向バイアスされない限り、セル 選択線には電流が流れないため、コントロールゲートの 電位レベル、すなわち、ワード線の電位レベルは、スタ ンバイ状態において必ずしも0Vに保持しておく必要は ない。

10 【0338】したがって、スタンバイ状態において、さ らに以下のような電位配置とすることも可能である。 【0339】第1には、スタンバイ状態において、ビッ ト線の電位レベルを、たとえば-1.8Vとし、ワード 線の電位レベルを任意の電圧とし、セル選択線の電位レ ベルを0 Vとする。

【0340】 この場合、ワード線WLの電位レベルが任 意の電圧となっていることで、たとえば、メモリセルト ランジスタTMlaが導通状態となっているとする。し かしながら、メモリセルトランジスタTM1aのチャネ スタのエミッタ領域160とは、逆バイアスされる状態 20 ルを介してバイポーラトランジスタのベース領域、すな わちメモリセルトランジスタTM1aのソース領域はビ ット線の電位レベルにより負側にバイアスされている。 一方、バイポーラトランジスタのエミッタ領域は、セル 選択線によりOVに保持されているため、エミッタベー ス間は逆方向にバイアスされていることになる。

> 【0341】このため、このような電位配置において も、スタンパイ状態においてはセル選択線に電流が流れ るととはない。

【0342】第2には、スタンバイ状態において、ビッ ト線の電位レベルをOVに、ワード線の電位レベルを任 意の電圧に、セル選択線の電位レベルを0 V に保持する 配置も可能である。

【0343】この場合でも、仮にたとえばメモリセルト ランジスタTMlaが導通状態となっていたとしても、 メモリセルトランジスタのソース領域に形成されたバイ ポーラトランジスタのエミッタベース間は順方向バイア スされることがない。

【0344】したがって、このような電位配置でも、ス タンバイ状態においてセル選択線に電流が流れることは ない。

【0345】第3には、ビット線の電位レベルを-1. 8 V に、ワード線の電位レベルを任意の電圧に、セル選 択線の電位レベルを-1.8 Vとする電位配置とすると とも可能である。

【0346】とのような電位配置によっても、仮にメモ リセルトランジスタTMlaが導通状態となっていると きでも、バイポーラトランジスタのエミッタベース間は 順方向バイアスされることはない。

【0347】したがって、メモリセル選択線に電流は流 50 れない。第4には、N型ウェルに電源電位Vccを印加 し、ビット線、ワード線(コントロールゲート)、セル 選択線の電位レベルは、それぞれ図47〜図49におい て説明した電位配置または、上記説明した第1から第3 の電位配置とするような電位配置とすることも可能であ ス

【0348】このようにすることで、たとえば、メモリセルトランジスタのしきい値を0V以上とすることが、容易となる。つまり、メモリセルトランジスタがPチャネル型である場合、ワード線を選択する際に負電位を印加する必要がなくなる。

【0349】しかも、上述の第1~第4の場合においては、ワード線の電位レベルをスタンバイ状態において任意の電圧とすることが可能である。

【0350】したがって、予めスタンバイ状態においてもワード線の電位レベルを読出電圧に設定しておけば、読出動作においては、ビット線の電位レベルとセル選択線の電位レベルのみを駆動すればデータの読出が可能となり、読出動作の高速化を図ることが可能である。

【0351】しかも、スタンバイ状態においてワード線の電位レベルを任意の電圧に設定できるということは、言い換えれば、メモリセルトランジスタの"High Vth"状態におけるしきい値電圧Vthと、"Low

Vth"状態のしきい値電圧Vthとの間に動作マージンとして十分なレベル差が存在しさえずれば、それらの絶対値は、任意の値を有するように調整することが可能である。

【0352】このととは、Pチャネル型メモリセルトランジスタにおいて、読出電圧を、負の電圧に設定するととは必ずしも必要なく、たとえば0Vの値や、正の電圧にすらすることが可能であることを意味する。

【0353】したがって、たとえば読出時のワード線の電位レベルを0Vとすることができれば、このワード線の電位レベルを接地電位に固定し、特に駆動することは必要なくなる。

【0354】とのことは、読出動作の高速化、およびワード線の電位レベルを駆動する回路の単純化が可能であることを意味する。

【0355】図50は、図47において説明したスタンバイ状態から、不揮発性半導体記憶装置2000が読出動作をする場合の、ピット線BLの電位レベル、ワード線WLの電位レベル、セル選択線SLの電位レベルおよびN型ウェルの電位レベルの時間変化を説明するためのタイミングチャートである。

【0356】時刻t0において、不揮発性半導体記憶装置の電源が投入される。時刻t1において、ビット線の電位レベルは-1.8Vに、ワード線の電位レベルは0Vに、N型ウェルの電位レベルは0Vに、N型ウェルの電位レベルは0Vにそれぞれ設定され、スタンバイ状態の電位配置となるものとする。

【0357】続いて時刻t2において、まず、セル選択 50 sでNウェルとコンタクトしている。

42

線の電位レベルが活性状態の電位レベル、すなわち、-1.8Vに変化する。

【0358】続いて時刻t3において、ビット線の電位レベルが活性状態、すなわち0Vに変化する。

【0359】 ことで、メモリセルトランジスタへの書込前後でのしきい値を調整することにより、ワード線の電位レベルは0Vにおいて読出が行なわれるものとする。 【0360】すなわち、"High Vth"状態のメ

モリセルのしきい値はOV以下であり、"Low Vt 10 h" 状態のメモリセルのしきい値はOV以上となるよう にデータの書込が行なわれているものとする。

【0361】時刻t3におけるような電位配置となることで、したがって"High Vth"状態となっているメモリセルについては、セル選択線に電流が流れ、

"Low Vth"状態となっているメモリセルには電流が流れない。この電流値を、図43に示したセンスアンブ128が増幅する。

【0362】時刻t4において、ビット線の電位レベルが再びスタンバイ状態の-1.8Vに復帰する。

(0363) 続いて時刻t5において、セル選択線の電位レベルがスタンバイ状態における0Vに復帰して、電位配置が、再びスタンバイ状態における電位配置に復帰する。

【0364】図50において説明したような読出動作においては、ワード線の電位レベルを変化させることなく、ビット線とセル選択線の電位レベルを変化させるのみで、メモリセルに保持されたデータの読出をすることが可能である。

【0365】ワード線の電位レベルは読出動作中もスタ 30 ンパイ状態中も同一レベルに保たれているため、読出動 作に対して、ワード線の充放電時間が影響を与えず、高 速読出を行なうことが可能である。

【0366】図51は、図43に示したメモリセルアレイに、ウェル電位を供給するためのウェル電位供給配線の構成を示す図であり、実施の形態1における図15と対比される図である。

【0367】図51に示したメモリセルアレイは、消去 動作を行なう際の同一の消去ブロック1内に存在してい るものとする。

40 【0368】すなわち、たとえば消去ブロックごとにウェル分割を行なっている場合においては、その同一ウェル内に存在するメモリセルアレイを示しているものとする。

【0369】図51に示した例においては、ウェル電位 駆動回路120からウェル電位が供給される配線がこの 同一の消去ブロック内に少なくとも2本以上存在することを示している。

【0370】ウェル電位供給配線は、Nウェルに接地電位または正の高電圧を供給する配線を示し、給電点PvsでNウェルとコンタクトしている

【0371】メモリセルトランジスタのソース領域にエ ミッタ領域を有するバイポーラトランジスタはこのウェ ル領域をコレクタ領域としているため、ウェル電位供給 配線により供給される電位レベルがこのパイポーラトラ ンジスタの助作に大きな影響を与える。

【0372】すなわち、たとえば消去ブロック中にウェ ル電位の供給配線が1本しかない場合、このウェル電位 供給配線がウェル表面とコンタクトする位置から遠い位 置に存在するバイポーラトランジスタにおいては、コレ クタ抵抗が実効的に増大してしまう。

【0373】したがって、バイポーラトランジスタの飽 和特性が劣化し、正常な読出動作等が困難となる可能性

【0374】したがって、図51に示したように、ウェ ル電位供給配線を消去ブロックに複数本配置すること で、このようなバイポーラトランジスタの飽和現象を低 減することが可能となる。

【0375】また、実施の形態8の不揮発性半導体記憶 装置2000においても、実施の形態1の不揮発性半導 体記憶装置1000について図16~図18で説明した 20 ような複数データの並列書込および並列ベリファイ動作 を行なうことが可能である。

【0376】[実施の形態9]図52は、本発明の実施 の形態9の不揮発性半導体記憶装置3000の構成を示 す概略ブロック図である。

【0377】実施の形態1の不揮発性半導体記憶装置1 000の構成と異なる点は、以下のとおりである。

【0378】なお、図52においても、説明の簡単のた めに、メモリセルアレイ104には、メモリセルが4行 ×2列のみ含まれるものとしている。

【0379】不揮発性半導体記憶装置3000の構成 が、不揮発性半導体記憶装置1000の構成と異なる第 1の点は、たとえば、メモリセルMC1aについてみる と、ビット線BL1と、メモリセルトランジスタMT1 aとの間に、セル選択トランジスタMSlaが接続され る構成となっている点である。

【0380】すなわち、セル選択トランジスタMS1a は、そのゲート電位をメモリセルSLデコーダ132に より第2のセル選択線MSL1により制御され、ビット 線BL1と、メモリセルトランジスタMT1aのドレイ ンとの接続を導通状態または遮断状態とする。

【0381】以下では、バイポーラトランジスタのエミ ッタの電位レベルを制御するためのセル選択線を、第1 のセル選択線と呼ぶことにする。

【0382】第2には、メモリセルSLデコーダ132 が、後に説明するように、アドレス信号AO~Aiに応 じて、対応するメモリセルを選択する際に、第1のセル 選択線SL1と、第2のセル選択線MSL1の両者の電 位レベルを制御する構成となっている点である。

りに1個のバイポーラトランジスタが設けられる構成等 は、図1に示した不揮発性半導体記憶装置1000の構 成と同様であるので、同一部分には同一符号を付してそ の説明は繰返さない。

【0384】図53は、図52に示したメモリセルMC laの構造を示す断面図である。メモリセルMCla は、半導体基板表面に設けられたN型ウェル140と、 N型ウェル140中の半導体基板表面に設けられるP型 ドレイン領域150と、P型ソース領域154と、ドレ 10 イン領域 150とソース領域 154との間に挟まれるチ ャネル領域152と、チャネル領域152上に、トンネ ル酸化膜を介在させて形成されるフローティングゲート 156と、フローティングゲート156上に、絶縁膜を 介在させて形成されるコントロールゲート158とを含

【0385】なお、特に限定されないが、ドレイン領域 150の不純物濃度に比べて、ソース領域154の不純 物濃度は低めに設定されているものとする。

【0386】メモリセルMClaは、さらに、N型ウェ ル140の表面に、ドレイン領域150に近接するチャ ネル領域164と、ドレイン領域150に対して、チャ ネル領域164を挟んで形成される第2のドレイン領域 166と、チャネル領域164上に、トンネル酸化膜を 介して形成され、フローティングゲート156と同一の 配線層(たとえば、ポリシリコン層)により形成される セレクトゲート下層172と、セレクトゲート下層17 2上に、電気的に接続されるように形成され、コントロ ールゲート158と同一の配線層(たとえば、第2ポリ シリコン層) により形成されるセレクトゲート上層17 30 4とを含む。

【0387】以下では、セレクトゲート下層172およ びセレクトゲート上層174とを総称してセレクトゲー トSGと呼ぶことにする。

【0388】セレクトゲートSGの電位レベルは、第2 のセル選択線MSL1により制御される。

【0389】コントロールゲート158の電位レベル は、ワード線WL1により制御される。

【0390】メモリセルトランジスタMClaは、さら に、ソース領域154中に、半導体基板表面を除いて、 このソース領域154により完全に囲まれるように、半 導体基板表面側に形成されるN型エミッタ領域160を

【0391】したがって、このN型エミッタ領域160 をエミッタとし、ソース領域154をベースとし、N型 ウェル140をコレクタとするバイポーラトランジスタ が形成されている。N型ウェル140には、ウェル電位 供給配線(図示せず)により、ウェル電位(たとえば、 0 V) が供給されているものとする。

【0392】エミッタ領域160は、第1のセル選択線 【0383】その他の、たとえば、メモリセル2つ当た 50 SL1と接続し、第2のドレイン領域166は、ビット

線BL1と接続している。

【0393】ソース領域154の不純物濃度が、ドレイン領域150に比べて低くなるように設定されるのは、ソース領域154は、バイポーラトランジスタのベース領域としても機能するため、この領域の不純物濃度が高すぎるとエミッタの注入効率が低下してしまうからである。

【0394】図53においては、さらに読出動作における各部の電位配置の一例が示されている。

【0395】すなわち、読出動作においては、ビット線 10 BL1の電位レベルは0Vに、第1のセル選択線SL1 の電位レベルは-1.8Vに保持されている。

【0396】一方、セル選択トランジスタMS1aのセレクトゲートSGの電位レベルが-1.8Vに、コントロールゲート258の電位レベルは0Vに保持されているものとする。

【0397】ととでは、やはり、メモリセルトランジスタMTlaの書込しきい値を調整することにより、コントロールゲート158の読出時の電位レベルは0Vとなるように設定されているものとする。

【0398】セレクトゲートSGの電位レベルが-1.8Vとされていることにより、セル選択トランジスタMS1aは導通状態となり、ビット線BL1と第1のドレイン領域150とは、チャネル領域164を介して接続される。

【 0 3 9 9 】一方、バイポーラトランジスタのエミッタ 領域 1 6 0 は第 1 のセル選択線 S L 1 により – 1 . 8 V にバイアスされている。

【0400】したがって、たとえば、メモリセルトランジスタMT1aが、そのコントロールゲートの電位が0 30 Vとなることで導通状態となるようなデータを保持している場合は、第1のドレイン領域150から、チャネル領域152を介して、バイボーラトランジスタのベース領域、すなわち、ソース領域154は、エミッタ領域160に対して正側にバイアスされることになる。

【0401】したがって、バイポーラトランジスタのエミッタベース間が順方向バイアスされ、第1のセル選択線SL1にチャネル152を介して流入するベース電流を電流増幅率に相当するだけ増幅されたエミッタ電流が、読出電流1readとして流れることになる。

【0402】メモリセルトランジスタMT1aが、コントロールゲートの電位レベルが0Vとなった場合でも、 導通状態とならないようなデータを保持している場合 は、バイポーラトランジスタのベース領域であるソース 領域154にはバイアスが印加されず、ベース電流も流 入しない。

【0403】したがって、セル選択線SL1には読出電流が流れないことになる。つまり、この電流値を図52に示したセンスアンブ128により増幅することで、メモリセルトランジスタMT1aに記憶されていたデータ

を読出すことが可能となる。

【0404】図54は、図52に示したメモリセルアレイ104の構成をより詳細に示す回路図である。

【0405】図54においては、メモリセルMC2bが選択状態となるような電位レベルが、ビット線BL1、BL2、第2のセル選択線MSL1~MSL4ならびに第1のセル選択線SL1、SL2に印加されているものとする。

【0406】すなわち、メモリセルMC2bのセル選択トランジスタMS2bのドレインが接続するビット線BL2の電位レベルは0Vに、ビット線BL1の電位レベルは-1.8Vに保持されている。さらに、パイポーラトランジスタBT2のエミッタが接続する第1のセル選択線SL1は-1.8Vに、セル選択トランジスタMS2bのセレクトゲートが接続する第2のセル選択線MSL2は-1.8Vに保持されているものとする。

【0407】その他の第1のセル選択線SL2および第 2のセル選択線MSL1、MSL3、MSL4は、いず れも0Vに保持されている。

20 【0408】一方、上述したとおり、読出動作においては、メモリセルMC2bのメモリセルトランジスタMT2bのゲートに接続するワード線WL2の電位レベルは0Vに保持され、その他の非選択状態にあるワード線の電位レベルも0Vに保持されているものとする。

【0409】図55は、図54に示した各メモリセルに おける電位配置および電流の流れを模式的に示す概念図 である。

【0410】まず、選択状態にあるメモリセルMC2b については、図53において説明したとおり、ビット線の電位レベルが0Vに、セレクトゲートの電位レベルが-1.8Vに、コントロールゲートの電位レベルが0Vに、第1のセル選択線の電位レベルが-1.8Vに、N型ウェルの電位レベルが0Vにそれぞれ保持されている。

【0411】したがって、メモリセルトランジスタMT 2 bが導通状態であれば、ベース領域 1 5 4 は、ビット 線の電位レベルに応じて、エミッタ領域 1 6 0 の電位レベルに比べて正側にパイアスされることになる。

【0412】この場合は、エミッタベース接合が順バイアスされ、第1のセル選択線に読出電流 Ireadが流れることになる。

【0413】一方、非選択状態にあるメモリセルMC4aにおいては、ビット線の電位レベルは0Vに、セレクトゲートの電位レベルは0Vに、コントロールゲートの電位レベルは0Vに、第1のセル選択線SL2の電位レベルは-1.8Vとなっている。

【0414】したがって、セル選択トランジスタが遮断状態であるために、ビット線からベース領域154にベース電流が供給されることがない。

モリセルトランジスタMT1a に記憶されていたデータ 50 【0415】このため、第1のセル選択線SL2にはと

46

のメモリセルMC4aの記憶しているデータの如何にか かわらず電流が流れない。

【0416】次に、非選択状態のメモリセルMClbで は、ピット線の電位レベルは-1.8Vに、セレクトゲ ートの電位レベルは-1.8Vに、コントロールゲート の電位レベルは0 Vに、第1のセル選択線の電位レベル は-1.8 Vに、N型ウェルの電位レベルは0 Vにそれ ぞれ保持されている。

【0417】との場合、セル選択トランジスタMS1b は、導通状態となっている。との場合、コントロールゲ 10 ルは0Vにそれぞれ保持されている。 ートの電位レベルは0 Vとなることで、メモリセルトラ ンジスタMTlbが導通状態となっている場合でも、バ イポーラトランジスタのベース領域、すなわち、メモリ セルトランジスタMT1bのソース領域は、ビット線の 電位レベルが-1.8 Vであるために、第1のセル選択 線により、−1.8Vにバイアスされているエミッタ領 域に対して正にバイアスされることがない。

【0418】したがって、バイポーラトランジスタのエ ミッタベース接合が順方向にバイアスされないために、 このパイポーラトランジスタにはエミッタ電流が流れな 20 トの電位レベルを-1.8Vへと変化させればよい。 Ļ١,

【0419】すなわち、非選択状態にあるメモリセルM Clbは、メモリセルトランジスタMTlbの保持する 記憶情報にかかわらず、その第1のセル選択線SL1に は電流が流れない。

【0420】次に、非選択状態にあるメモリセルMC3 aにおいては、ビット線の電位レベルが-1.8 Vに、 セレクトゲートの電位レベルはOVに、コントロールゲ ートの電位レベルは0Vに、第1のセル選択線の電位レ ベルは-1.8Vに、N型ウェルの電位レベルは0Vに 30 電位レベルが遮断状態となる電位レベルに保持されてい それぞれ保持されている。

【0421】したがって、セル選択トランジスタMS3 aは遮断状態となっているために、メモリセルトランジ スタMT3aのソース領域、すなわち、バイポーラトラ ンジスタのベース領域は、ビット線とは電気的に遮断さ れている。

【0422】つまり、バイポーラトランジスタにはベー ス電流が供給されないため、この非選択メモリセルMC 3 a に接続する第1のセル選択線SL2には電流が流れ ない。

【0423】つまり、以上説明したようなピット線B し、ワード線WL、第1のセル選択線SLおよび第2の セル選択線MSLの電位レベルの電位配置とすること で、選択状態にあるメモリセルについては、その記憶す るデータに応じて、第1のセル選択線に電流が流れ、非 選択状態にあるメモリセルについては、第1のセル選択 線には電流は流れない。

【0424】したがって、この第1のセル選択線に流れ る電流値を読出すことにより、選択されたメモリセルの 記憶情報を外部に読出すことが可能である。

【0425】次に、図53において説明したメモリセル 各部のスタンバイ状態における電位配置の例について説

【0426】図56は、図53において説明したメモリ セルMClaのスタンバイ状態における電位配置の例を 示す図である。

【0427】図56においては、ビット線は電位-1. 8 Vに、セレクトゲートは0 Vに、コントロールゲート はOVに、第1のセル選択線は-1.8Vに、N型ウェ

【0428】このような電位配置とすることで、セル選 択トランジスタMS1aが遮断状態となっているため、 メモリセルトランジスタMTlaのソース領域をベース 層とするバイポーラトランジスタには、ベース電流が供 給されない。

【0429】したがって、スタンバイ状態において、第 1のセル選択線SLに電流が流れることはない。

【0430】との状態から、読出状態の電位配置とする には、ピット線の電位レベルを、OVに、セレクトゲー

【0431】図57は、図53に説明したメモリセルの スタンバイ状態における電位配置の他の例を説明する概

【0432】図57においては、ビット線の電位レベル は-1.8 Vに、セレクトゲートの電位レベルは0 V に、第1のセル選択線の電位レベルは-1.8Vに、N 型ウェルの電位レベルは0Vに保持されている。

【0433】との場合に、図56において説明したとお り、セル選択トランジスタMS1aのセレクトゲートの るため、ワード線の電位レベルは、必ずしもOVとして おく必要はない。

【0434】したがって、図57においては、ワード線 の電位レベル、すなわち、メモリセルトランジスタMT 1 a のコントロールゲートの電位レベルは任意の電圧と している。

【0435】この状態から、読出状態の電位配置とする ためには、ビット線の電位レベルをOVに、セレクトゲ ートの電位レベルを-1.8Vに変化させればよい。

【0436】との場合でも、書込データに応じてシフト させるメモリセルトランジスタのしきい値電圧を調整す ることにより、読出動作時におけるワード線の電位レベ ル、すなわちコントロールゲートCGの電位レベルは任 意の電圧とすることが可能である。

【0437】したがって、スタンパイ状態から、読出状 態に移行するにあたりワード線の電位レベルを変化させ

【0438】さらに、実施の形態1または8と同様に、 待機状態において、N型ウェルに電源電位Vccを印加 50 し、その他の部分の電位については、図56または図5

7に示した電位レベルとなるように保持して、スタンパ イ状態とする構成も可能である。

【0439】図58は、図52に示したメモリセルアレ イにおいて、ビット線、ワード線、第1のセル選択線S Lおよび第2のセル選択線MSLの平面パターンを示す 概念図である。

【0440】図58に示した例においては、第1のセル 選択線SLが階層構造を有し、第2のセル選択線MSL (セレクトゲートSGを制御する配線)は、金属配線に よるいわゆる杭打ち構造を有するものとする。

【0441】なお、図53に示した例においては、メモ リセルトランジスタMTlaのフローティングゲートを 構成する第1のポリシリコン層と、セル選択トランジス タMSlaの下層セレクトゲートとが同一のポリシリコ ン層で形成され、メモリセルトランジスタMT1aのコ ントロールゲートを構成する第2のポリシリコン層と、 セル選択トランジスタの上層のセレクトゲートとが同一 のポリシリコン層で形成されるものとして説明した。

【0442】しかしながら、たとえば、セレクトゲート した第1のポリシリコン層のみを用いる構成とするとと も可能である。

【0443】図58においては、セレクトゲートSG は、互いに電気的に結合するように積層された第1およ び第2のポリシリコン層より形成されている。

【0444】ワード線は、メモリセルトランジスタMT 1 a 等のコントロールゲートを形成する第2のポリシリ コン層により形成されている。

【0445】さらに、複数の列にわたって、第3層目の 1が形成されているものとする。

【0446】ビット線は、第1層目のアルミ配線によ り、列方向に配置される。さらに、第2層目のアルミ配 線によって、複数のメモリセルの列ごとに第3層目のポ リシリコン層で形成されている第1のセル選択線の副配 線と、第2層目のアルミ配線で形成されている、第1の セル選択線の主配線とが接続されているものとする。

【0447】一方、第2のセル選択線も、複数のメモリ セル列ごとに、2層目のアルミ配線とセレクトゲートを 構成する2層目のポリシリコン層とが接続された、いわ 40 ゆる杭打ち構造を有しているものとする。

【0448】 ことで、読出動作は、通常8ビット同時に 行なわれるため、セレクトゲートSGは同時に8本選択 されることになる。このため、図のように第2のセル選 択線MSLの杭打ち配線(図中、太線の2AlのSGと 記載)を、複数本(2~8本)のセレクトゲートをまと めてた組に対応して設けることで、杭打ち配線の配線ビ ッチを緩和することが可能である。

【0449】このような構成とした場合でも、図53に

電位レベルはOVに、スタンパイ状態においてもワード 線の電位レベルは同じく0Vに保持される構成となって いるので、ワード線が第2のポリシリコン層で形成され その配線抵抗が高い場合でも、読出速度に影響を与える ことがない。

【0450】ワード線を第2層目のポリシリコン層で形 成することとしても、読出速度に影響を与えることがな い点は、図57において説明したとおり、スタンバイ状 態においても、読出動作状態においても、ワード線の電 10 位レベルを任意の電圧に保持する動作を行なった場合に ついても同様に当てはまる。

【0451】以上のような構成とすることで、読出動作 を行なう際に電位レベルを変化させることが必要なビッ ト線BL、第1のセル選択線SLおよび第2のセル選択 線MSLの電位レベルの変化を、アルミ配線によって伝 達することが可能であるため、高速な読出動作を実現す ることが可能である。

【0452】図59は、図52に示したメモリセルアレ イ104に対する、ビット線BL、ワード線WL、第1 トランジスタのゲートは、フローティングゲートを形成 20 のセル選択線SLならびに第2のセル選択線MSLの配 線パターンの他の例を示す平面パターン図である。

> 【0453】図58に示した平面パターンと異なる点 は、以下のとおりである。すなわち、図58において は、第1のセル選択線の主配線は、ワード線と平行に、 言い換えると行方向に配置される構成となっていた。

【0454】図59に示した例では、第1のセル選択線 SLの主配線を、1層目のアルミ配線で形成することと して、ビット線と平行に構成することとしている。

【0455】このような構成とすることで、2層目のア ポリシリコン層によって、第1のセル選択線の副配線 s 30 ルミ配線の配線ピッチを余裕をもって形成することが可 能となるため、図58の例に比べて、2層目のアルミ配 線の形成が容易となるという効果がある。

> 【0456】図60は、メモリセルアレイ104に対す るピット線BL、ワード線WL、第1のセル選択線SL および第2のセル選択線MSLのパターンの第3の例を 示す平面パターン図である。

> 【0457】図59に示した平面パターンと異なる点 は、第1のセル選択線の副配線を1層目のアルミ配線と し、第2のセル選択線MSLの杭打ち配線も1層目のア ルミ配線で形成することとした点である。

> 【0458】これは、最低限、読出動作を一度に行なう ビット数だけ、第1のセル選択線SLがあれば差し支え なく、あとはまとめて杭打ちすることができるためであ

> 【0459】とれに応じて、ピット線は2層目のアルミ 配線で、第1のセル選択線の主配線は2層目のアルミ配 線で形成する構成となっている。

【0460】このような構成とすることで、第1のセル 選択線の副配線の抵抗を減少させることが可能となるた おいて説明したとおり、読出状態において、ワード線の 50 め、このような第1のセル選択線の副配線で接続される

メモリセルの列の数を増加させた場合でも、動作速度の 低下を招くことがない。

【0461】すなわち、言い換えると第1のセル選択線 の主配線の配線ビッチを図59に示した場合よりも、よ り大きくとることが可能となる。

【0462】図61は、図53で説明したメモリセルト ランジスタの読出動作時における各部の電位配置の一例 を示す図である。

【0463】選択状態となっているメモリセルにおいて は、ビット線の電位レベルは0 Vに、ワード線の電位レ 10 ベルは0 Vに、第1のセル選択線の電位レベルは-1. 8Vに、第2のセル選択線の電位レベルは-1.8Vと なっている。

【0464】これに対して、非選択状態にあるビット線 の電位レベルは-1.8Vに、ワード線の電位レベルは OVに、第1のセル選択線の電位レベルは-1.8V に、第2のセル選択線の電位レベル、すなわちセレクト ゲートの電位レベルはOVとなっている。

【0465】N型ウェルの電位レベルは0Vに保持され ている。したがって、図55において説明したとおり、 選択したメモリセルについてのみ、その記憶情報に応じ た電位が第1のセル選択線に流れることになる。

【0466】図62は、図53において説明したメモリ セルにデータを書込む際の各部の印加電位の一例を示す 図である。

【0467】選択状態となり、データが書込まれるメモ リセルに対しては、ビット線の電位レベルは-6Vに、 ワード線の電位レベルは10Vに、セレクトゲートの電 位レベル、すなわち第2のセル選択線の電位レベルは-れる。

【0468】以上のような電位配置とすることで、選択 されたメモリセルに対して、バンドーバンド間トンネル 電流により発生する電子がフローティングゲートに注入 され、データの書込が行なわれる。

【0469】とれに対して、非選択状態にあるメモリセ ルについては、ビット線の電位レベルは-1.8 Vに、 ワード線の電位レベルは0 Vに、セレクトゲートの電位 レベルは0 Vに、第1のセル選択線の電位レベルは-1.8 V にそれぞれ保持される。

【0470】セレクトゲートの電位レベルが0Vに保持 されていることで、售込動作時において、ビット線に印 加されている負の高電圧(すなわち、-6V)が、メモ リセルトランジスタのドレイン領域には直接印加されな 13.

【0471】 このために、いわゆるドレインディスター ブを完全に回避することが可能である。

【0472】図63は、消去動作時における印加電位の\*

 $0 = (Vcg - Vfg) \times Cono$ 

\* 電位配置の一例を示す図である。選択状態におけるビッ ト線は開放状態に、ワード線の電位レベルは-18V に、セレクトゲートの電位レベルは-1.8Vに、第1 のセル選択線の電位レベルは0 V にそれぞれ保持され

52

【0473】とのような電位配置とすることで、フロー ティングゲートから、チャネル側に、いわゆるFNトン ネル電流が流れることで、電荷の引抜きが行なわれ、書 込まれたデータの消去動作が行なわれることになる。

【0474】図64は、図53において説明したメモリ セルトランジスタの平面パターンを示す図である。

【0475】図64においては、セル選択トランジスタ MSとメモリセルトランジスタMTとは、同一のチャネ ル幅を有するように形成されている。

【0476】すなわち、素子分離用の絶縁膜606によ り規定される活性領域608の幅が、セル選択トランジ スタにおいても、メモリセルトランジスタにおいても同 一の幅となるように形成されている。

【0477】セル選択トランジスタMSのドレイン領域 20 には、ビット線との接続をとるためのビット線コンタク トホール602、メモリセルトランジスタMTのソース 領域側においては、バイポーラトランジスタのエミッタ と第1のセル選択線が接続をとるためのコンタクトホー ル604がそれぞれ形成されている。

【0478】図65は、図64に示したメモリセルの平 面パターンの第2の例を示すパターン図である。

【0479】図64に示したパターンと異なる点は、素 子分離絶縁膜606を形成する際のパターンを変化させ ることで、セル選択トランジスタMSのゲート幅に比べ 7Vに、第1のセル選択線の電位レベルは0Vに保持さ 30 て、メモリセルトランジスタのゲート幅をより小さくす る構成としたととである。

> 【0480】このような構成とすることで、メモリセル トランジスタMTのカップリング比を増大させることが 可能であるとともに、セル選択トランジスタの電流駆動 能力を大きく維持して、読出電流値を確保することが可 能となる。

【0481】 ここで、メモリセルトランジスタのカップ リング比とは、コントロールゲート電極に印加した電圧 が、フローティングゲート電極に実効的に伝達される割 40 合を表す。

【0482】以下、活性領域幅と印加電圧との関係を説 明する。まず、消去動作時におけるトンネル酸化膜電界 Eoxについて説明する。消去動作時であるため、メモ リセルトランジスタにおけるソース電位、ドレイン電位 および基板電位は全て等しい。したがって、メモリセル トランジスタ内の電荷蓄積量が0の場合、電荷の法則に より、式(1)が成立する。

[0483]

+  $(V s u b - V f g) \times (C s + C d + C s u b)$  ... (1)

ことで、Vcgは、コントロールゲート電極の電位を、 Vfgは、フローティングゲート電極の電位をそれぞれ

【0484】さらに、Conoは、コントロールゲート 電極とフローティングゲート電極との間の容量を、Cs u b は、フローティングゲート電極と基板との間の容量\*

\*をそれぞれ示す。また、Cdは、フローティングゲート 電極とドレイン領域との間の容量を、Csは、フローテ ィングゲート電極とソース領域との間の容量をそれぞれ 示す。

【0485】式(1)により、式(2)~(3)の関係 が成立する。

 $\alpha cg = Cono/(Cono+Cd+Csub+Cs) \cdots (2)$ 

 $V f g = \alpha c g \times V c g + (1 - \alpha c g) \times V s u b$ 

ととで、αcgは、カップリング比を表わす。

※は、式(4)~(5)の関係を満たす。

【0486】したがって、トンネル酸化膜電界Eox ※10 【0487】

Eox = |Vfg - Vsub|/tox

... (4)

 $= \alpha c g \times |Vcg-Vsub|/tox$ ... (5)

ととで、toxは、トンネル酸化膜厚を表わす。また| Vcg-Vsub は、消去電圧を表わす。

【0488】以上により、カップリング比αcgが大き くなれば、トンネル酸化膜電界Eoxも大きくなる。と れにともない、消去電圧 | Vcg - Vsub | を小さく★

★することが可能となる。

【0489】ところで、容量Conoおよび容量(Cd +Csub+Cs)は、それぞれ式(6)~(7)の関 係を満たす。

[0490]

 $Cono = Eox \times Lcq-fq \times L/teff \cdots (6)$ 

 $(Cd+Csub+Cs) = Eox \times Weff \times L/tox \cdots (7)$ 

**CCで、Lはゲート長を、teffはONO膜の酸化膜 20☆【0491】したがって、式(2)、式(6)~(7)** 換算膜厚を、Weffは活性領域幅をそれぞれ示す。ま た、Lcg-fg は、コントロールゲート電極とフローティ ングゲート電極との重なり長を示す。

に基づき、カップリング比α c g について、式(8)が 成立する。

 $\alpha cg = 1/\{1 + teff \times Weff/(tox \times Lcq-fq)\} \cdots (8)$ 

すなわち、式(8)により、活性領域幅Weffが小さ くなればカップリング比αcgは大きくなる。

【0492】以上に示す関係により、活性領域幅を小さ くすることにより、消去電圧|Vcg-Vsub|を小 さくすることができる。すなわち、消去に必要な電圧を 低電圧化することが可能となる。

【0493】また同様に、書込動作時においても、活性 領域幅を小さくして、カップリング比々cgを大きくす ることにより、書込消去電圧を低電圧化することが可能 となる。

【0494】一方、セル選択トランジスタの活性領域幅 を大きくすることにより、メモリ選択トランジスタの電 流駆動力が増大し、読出時などにセル選択トランジスタ を導通させるのに必要なゲート印加電圧を低電圧化する ことが可能となる。したがって、分離酸化膜形成マスク をメモリセルトランジスタ部分において小さくし、セル 40 選択トランジスタ部分において大きくすることで、これ らの効果を同時に得られることができる。

【0495】図66は、図52に示したメモリセルアレ イ104の他の構成をより詳細に説明するための回路図 であり、図54と対比される図である。

【0496】図54に示した構成と異なる点は、メモリ セルMClaを例にとると、メモリセルトランジスタM Tlaのドレインが直接ピット線BL1と接続し、メモ リセルトランジスタMT1aのソース領域とパイポーラ トランジスタのベース領域との間にセル選択トランジス 50 【発明の効果】請求項1記載の不揮発性半導体記憶装置

タMS1aが配置される構成となっている点である。

【0497】したがって、図66に示した構成において は、バイポーラトランジスタは、セル選択トランジスタ MSlaのソース領域の表面側にエミッタ領域を設ける ととで形成される。

30 【0498】図66に示したような構成とすることで、 メモリセルへのデータ書込の際に、セル選択トランジス タによる電位降下の影響を受けることなく、メモリセル トランジスタMTla等にデータの書込を行なうことが 可能となる。

【0499】また、実施の形態9の不揮発性半導体記憶 装置3000においても、ウェル電位駆動回路120か **らウェル電位が供給される配線が、同一の消去ブロック** 内に少なくとも2本以上存在する構成とすることが可能 である。

【0500】とのような場合でも、ウェル電位供給配線 を消去ブロックに複数本配置することで、このようなバ イポーラトランジスタの飽和現象を低減することが可能 となる。

【0501】また、実施の形態9の不揮発性半導体記憶 装置8000においても、実施の形態1の不揮発性半導 体記憶装置1000について図16~図18で説明した ような複数データの並列費込および並列ベリファイ動作 を行なうことが可能である。

[0502]

【0511】請求項7記載の不揮発性半導体記憶装置に おいては、非選択状態のワード線には、選択状態のワー ド線とは逆極性の電位が印加されているので、ドレイン ディスターブを防止することが可能である。

においては、メモリセルトランジスタのチャネル領域を 流れる電流をベース電流として、バイポーラトランジス タが電流増幅した電流をセル選択線に供給する。したが って、読出動作の高速化および読出動作におけるマージ ンの拡大を図ることが可能である。

【0512】請求項8記載の不揮発性半導体記憶装置で は、バイポーラトランジスタの飽和現象を低減するとと が可能である。

【0503】しかも、パイポーラトランジスタのエミッ タ電位を、セル選択線により独立に制御するので、この バイポーラトランジスタがオン状態とならない限り、ビ ット線から、セル選択線に対しては電流が流れない。と のため、読出動作においてワード線に印加する電位レベ 10 に設けられるので、同一ワード線上のメモリセルは完全 ルは任意の値とすることができる。言い換えると、書込 後におけるメモリセルトランジスタのしきい値分布に影 響されることなく、データの読出を行なうことが可能で ある。

【0513】請求項9記載の不揮発性半導体記憶装置に おいては、バイポーラトランジスタが各メモリセルごと に独立して動作するため、ドレインディスターブを防止 することが可能である。

【0504】さらに、パイポーラトランジスタがメモリ セルの選択トランジスタとして働くため、読出動作時に ビット線電位が伝達されるのは、選択セル1つに限られ

【0514】請求項10記載の不揮発性半導体記憶装置 では、バイポーラトランジスタは、メモリセルトランジ スタのソース領域と領域を共有するので、メモリセル面 積の増大を抑制しつつ、バイポーラトランジスタを形成 できる。

【0505】このため、選択セルと同一ビット線上の非 選択セルのリーク電流をなくすことができ、過書込不良 20 が可能で、ドレインディスターブを防止できる。 (または過消去不良)を完全に回避することが可能とな る。従来、過書込(過消去)不良の制限から読み出し時 ワード線印加電圧を低電圧化することが不可能であるた め、外部電源電圧をこの限界値よりも低くした場合は、 内部回路で昇圧してワード線印加電圧を発生することが 必要であった。とのため、その昇圧動作に要する時間に よる読出アクセス速度の低下および消費電力の増大が起 Cっていたが、本発明により昇圧の必要なく高速アクセ スおよび低消費電力を維持しながら外部電源電圧の低電 圧化を実現できる。

【0515】請求項11記載の不揮発性半導体記憶装置 は、書込動作においてセル選択線を独立に駆動すること

【0506】請求項2記載の不揮発性半導体記憶装置に おいては、パイポーラトランジスタは、メモリセルトラ ンジスタのソース領域と領域を共有するので、メモリセ ル面積の増大を抑制しつつ、バイポーラトランジスタを

【0516】請求項12記載の不揮発性半導体記憶装置 では、データの並列書込および並列ベリファイが可能で データ書込の高速化を図ることができる。

形成できる。 【0507】請求項3記載の不揮発性半導体記憶装置に おいては、バイポーラトランジスタを、2 つのセルで共

【0517】請求項13記載の不揮発性半導体記憶装置 においては、非選択状態のワード線には、選択状態のワ ード線とは逆極性の電位が印加されているので、ドレイ ンディスターブを防止することが可能である。

有するので、セル選択線の個数をメモリセル行に比べ て、少ない数で構成できる。 【0508】請求項4記載の不揮発性半導体記憶装置で 40 できる。

【0518】請求項14記載の不揮発性半導体記憶装置 では、バイポーラトランジスタの飽和現象を低減すると 30 とが可能である。 【0519】請求項15記載の不揮発性半導体記憶装置

は、バイポーラトランジスタは、メモリセルトランジス タのソース領域と領域を共有するので、メモリセル面積 の増大を抑制しつつ、バイポーラトランジスタを形成で

においては、セル選択線が各メモリセルごとに設けられ るので、同一ワード線上のメモリセルは完全に独立して 動作するため、ドレインディスターブを防止することが 可能である。 【0520】請求項16記載の不揮発性半導体記憶装置

【0509】請求項5記載の不揮発性半導体記憶装置 は、書込動作においてセル選択線を独立に駆動すること が可能で、ドレインディスターブを防止できる。

では、バイポーラトランジスタは、メモリセルトランジ スタのソース領域と領域を共有するので、メモリセル面 積の増大を抑制しつつ、パイポーラトランジスタを形成

【0510】請求項6記載の不揮発性半導体記憶装置で は、データの並列書込および並列ベリファイが可能でデ ータ書込の高速化を図ることができる。

【0521】請求項17記載の不揮発性半導体記憶装置 では、バイポーラトランジスタは、メモリセルトランジ スタのソース領域と領域を共有するので、メモリセル面 **積の増大を抑制しつつ、バイポーラトランジスタを形成** 

【0522】請求項18記載の不揮発性半導体記憶装置 は、魯込動作においてセル選択線を独立に駆動すること が可能で、ドレインディスターブを防止できる。

【0523】請求項19記載の不揮発性半導体記憶装置 50 では、データの並列書込および並列ベリファイが可能で データ書込の高速化を図ることができる。

【0524】請求項20記載の不揮発性半導体記憶装置 においては、非選択状態のワード線には、選択状態のワ ード線とは逆極性の電位が印加されているので、ドレイ ンディスターブを防止することが可能である。

【0525】請求項21記載の不揮発性半導体記憶装置 では、バイポーラトランジスタの飽和現象を低減すると とが可能である。

#### 【図面の簡単な説明】

【図1】 本発明の実施の形態1の不揮発性半導体記憶 10 装置1000の構成を示す概略プロック図である。

【図2】 実施の形態1のメモリセルの構造を示す概念 図である。

【図3】 実施の形態1のメモリセルの読出動作におけ る電流の流れを示す模式図である。

【図4】 実施の形態1のメモリセルの平面パターンを 示す平面図である。

【図5】 メモリセルアレイ104の構成を説明するた めの回路図である。

【図6】 選択状態のセルおよび非選択状態のセルの電 20 第8工程を示す断面図である。 位分布を説明するための模式図である。

【図7】 書込状態におけるメモリセルアレイ中の電位 配置を説明するための図である。

【図8】 書込状態におけるメモリセルの電位配置を説 明するための図である。

【図9】 書込状態におけるメモリセルの電位配置の他 の例を示す図である。

【図10】 実施の形態1のメモリセルに対する消去動 作の電位配置の第1の例を示す図である。

【図11】 実施の形態1のメモリセルの消去動作にお 30 ける電位配置の第2の例を示す図である。

【図12】 実施の形態1のメモリセルのスタンバイ状 態における電位配置の第1の例を示す図である。

【図13】 実施の形態1のメモリセルのスタンバイ状 態における電位配置の第2の例を示す図である。

【図14】 実施の形態1のメモリセルのスタンバイ状 態における電位配置の第3の例を示す図である。

【図15】 実施の形態1のメモリセルアレイにおける ウェル電位供給配線の構成を示す平面図である。

【図16】 実施の形態1の不揮発性半導体記憶装置の 40 データの書込動作を説明するための概念図である。

【図17】 実施の形態1の不揮発性半導体記憶装置の ベリファイ動作を説明するための概念図である。

【図18】 実施の形態1の不揮発性半導体記憶装置の データ書込動作を説明するためのフローチャートであ る。

【図19】 メモリセル部の実施の形態2の不揮発性半 導体記憶装置のメモリセルトランジスタ部の製造方法の 第1工程を示す断面図である。

導体記憶装置のメモリセルトランジスタ部の製造方法の 第2工程を示す断面図である。

【図21】 メモリセル部の実施の形態2の不揮発性半 導体記憶装置のメモリセルトランジスタ部の製造方法の 第3工程を示す断面図である。

【図22】 メモリセル部の実施の形態2の不揮発性半 導体記憶装置のメモリセルトランジスタ部の製造方法の 第4工程を示す断面図である。

【図23】 メモリセル部の実施の形態2の不揮発性半 導体記憶装置のメモリセルトランジスタ部の製造方法の 第5工程を示す断面図である。

【図24】 メモリセル部の実施の形態2の不揮発性半 導体記憶装置のメモリセルトランジスタ部の製造方法の 第6工程を示す断面図である。

【図25】 メモリセル部の実施の形態2の不揮発性半 導体記憶装置のメモリセルトランジスタ部の製造方法の 第7工程を示す断面図である。

【図26】 メモリセル部の実施の形態2の不揮発性半 導体記憶装置のメモリセルトランジスタ部の製造方法の

【図27】 メモリセル部の実施の形態2の不揮発性半 導体記憶装置のメモリセルトランジスタ部の製造方法の 第9工程を示す断面図である。

【図28】 メモリセル部の実施の形態2の不揮発性半 導体記憶装置のメモリセルトランジスタ部の製造方法の 第10工程を示す断面図である。

【図29】 メモリセル部の実施の形態2の不揮発件半 導体記憶装置のメモリセルトランジスタ部の製造方法の 第11工程を示す断面図である。

【図30】 メモリセル部の実施の形態2の不揮発性半 導体記憶装置のメモリセルトランジスタ部の製造方法の 第12工程を示す断面図である。

【図31】 本発明の実施の形態3のメモリセルトラン ジスタの製造方法の工程を示すための断面図である。

【図32】 本発明の実施の形態4のメモリセルトラン ジスタの製造方法を説明するための断面図である。

【図33】 本発明の実施の形態5の不揮発性半導体記 憶装置のメモリセルトランジスタ部の製造方法を示す第 1の断面図である。

【図34】 本発明の実施の形態5の不揮発性半導体記 憶装置のメモリセルトランジスタ部の製造方法を示す第 2の断面図である。

【図35】 本発明の実施の形態6の不揮発性半導体記 憶装置のメモリセルトランジスタ部の製造方法を示す第 1の断面図である。

【図36】 本発明の実施の形態6の不揮発性半導体記 憶装置のメモリセルトランジスタ部の製造方法を示す第 2の断面図である。

【図37】 本発明の実施の形態7の不揮発性半導体記 【図20】 メモリセル部の実施の形態2の不揮発性半 50 憶装置のメモリセルトランジスタ部の製造方法を示す第 1の断面図である。

【図38】 本発明の実施の形態7の不揮発性半導体記 憶装置のメモリセルトランジスタ部の製造方法の工程を 示す第2の断面図である。

【図39】 不揮発性半導体記憶装置のウェル構造の一例を示す断面図である。

【図40】 不揮発性半導体記憶装置のウェル構造の第2の例を示す断面図である。

【図41】 不揮発性半導体記憶装置のウェル構造の第3の例を示す断面図である。

【図42】 不揮発性半導体記憶装置のウェル構造の第4の例を示す断面図である。

【図43】 本発明の実施の形態8の不揮発性半導体記憶装置2000の構成を示す概略ブロック図である。

【図44】 本発明の実施の形態8のメモリセル部の構造を示す断面図である。

【図45】 本発明の実施の形態8のメモリセルアレイ 104の構成を詳細に示す回路図である。

【図46】 本発明の実施の形態8のメモリセルの構造を示す断面図である。

【図47】 本発明の実施の形態8のメモリセルアレイのスタンバイ状態における電位配置を示す第1の図である。

【図48】 本発明の実施の形態8のメモリセル部のスタンバイ状態における電位配置を示す第2の図である。

【図49】 本発明の実施の形態8のメモリセルトランジスタ部のスタンバイ状態における電位配置を示す第3の図である。

【図50】 本発明の実施の形態8の不揮発性半導体記 憶装置の読出動作を説明するためのタイミングチャート 30 である。

【図51】 本発明の実施の形態8のメモリセルアレイ部におけるウェル電位供給配線の配置を示す平面図である

【図52】 本発明の実施の形態9の不揮発性半導体記憶装置3000の構成を示す概略ブロック図である。

【図53】 図52に示したメモリセルの構造を示す断面図である。

【図54】 図52に示したメモリセルアレイ104の 構成をより詳細に示す回路図である。

【図55】 図53に示したメモリセルの選択状態および非選択状態における電位配置を説明するための概念図である。

【図56】 図53に示したメモリセルのスタンバイ状態における電位配置を説明するための第1の概念図である。

【図57】 図53に示したメモリセルのスタンバイ状態における電位配置を示す第2の概念図である。

【図58】 図52に示したメモリセルアレイにおける 配線パターンの第1の例を示す平面図である。 50

【図59】 図52に示したメモリセルアレイにおける 配線パターンの第2の例を示す平面図である。

【図60】 図52に示したメモリセルアレイにおける 配線パターンの第3の例を示す平面図である。

【図61】 図53で説明したメモリセルの読出動作時 における印加電位の電位配置を示す図である。

【図62】 図53で説明したメモリセルの書込動作時 における印加電位の電位配置を示す図である。

【図63】 図53で説明したメモリセルの消去動作時 10 における印加電位の電位配置を示す図である。

【図64】 図53において説明したメモリセルの平面 パターンの第1の例を示す平面図である。

【図65】 図53において説明したメモリセルの平面 パターンの第2の例を示す平面図である。

【図66】 図52において説明したメモリセルアレイ の第2の構成の例を示す回路図である。

【図67】 従来のNOR型フラッシュメモリのメモリ セルアレイの構成を示す回路図である。

【図68】 従来の不揮発性半導体記憶装置のメモリセ 20 ルトランジスタの構造を説明するための断面模式図であ る。

【図69】 従来のNOR型フラッシュメモリにおける メモリセルトランジスタのしきい値分布を示す図であ る。

【図70】 従来のNOR型フラッシュメモリにおける メモリセルトランジスタのしきい値分布を示す図であ る。

【図71】 従来のNOR型フラッシュメモリにおける 過消去セルの問題を説明するための図である。

30 【図72】 従来のDINOR型フラッシュメモリのメ モリ構成を示す回路図である。


【図73】 従来のDINOR型フラッシュメモリにお けるメモリセルトランジスタのしきい値分布を示す図で ある。


【図74】 従来のDINOR型フラッシュメモリにおけるメモリセルトランジスタのしきい値分布を示す図である。


【符号の説明】


102 アドレスパッファ、104 メモリセルアレイ、106 WLデコーダ、108 Yデコーダ、110 高電圧発生回路、112 負電圧発生回路、120 ウェル電位駆動回路、122 書込/消去制御回路、124 データ入出力パッファ、126 データドライバ、128 センスアンプ、132 メモリセルSLデコーダ、BL1、BL2 ビット線、WL1、WL2、WL3、WL4 ワード線、SL1、SL2 第1のセル選択線、MSL1、MSL2、MSL3、MSL4 第2のセル選択線、1000、2000、3000 不 揮発性半導体記憶装置。


50






















【図48】


【図49】







【図50】


【図53】







【図51】







【図55】














## 【図73】



【図72】



【図74】



フロントページの続き

(51)Int.Cl.\*

識別記号

FΙ

HO1L 29/792